Atrenta和IMEC合作完成3D芯片組裝設計流程

　　Atrenta日前宣布，其與IMEC合作的3D整合研究計劃，己針對異質3D堆疊芯片組裝開發出了規劃和分割設計流程。Atrenta和IMEC也宣布將在今年6月6~8日的DAC展中，展示雙方共同開發的設計流程。

　　該設計流程結合了由Atrenta的Spyglass實體3D原型工具，以及IMEC開發的熱及機械應力模型所制作的布局規劃。瞄準領域包括：針對移動及高性能應用的產品、影像應用、堆疊DRAM和固態硬盤(SSD)等。

　　在3D設計領域，有數個較具潛力的分割和互連解決方案，包括硅內插器和晶粒方向的選項在內。其他的挑戰還包括在組裝和最終配置階段可能引發的熱性能和機械應力等問題。

　　受限于時間和成本，要透過全面性的設計來探索不同的解決方案幾乎是不可能實現的。因此，在真正開始設計前從虛擬分割和原型建置獲得反饋極具潛在優勢。Atrenta 3D設計流程的關鍵組件是由IMEC開發的精巧熱機(thermal and mechanical)模型，以及經驗證的邏輯上DRAM封裝零件。

　　此次在DAC中的展示包括針對繞線擁擠(routing congestion )之3D堆疊的設計分割;透過硅穿孔(TSV)的布局;背面重新分配層的支持，以及可在3D平面圖上顯示熱剖面圖的功能。