verilog hdl 文章進入verilog hdl技術社區

PLD/FPGA硬件語言設計verilog HDL

PLD/FPGA硬件語言設計verilog HDL,HDL概述　　隨著EDA技術的發展，使用硬件語言設計PLD/FPGA成為一種趨勢。目前最主要的硬件描述語言是VHDL和verilog HDL及System Verilog。 VHDL發展的較早，語法嚴格;而Verilog HDL是在C語言的基礎上發展起來的一種硬
關鍵字： verilog HDL 設計語言硬件 PLD/FPGA

Verilog HDL與VHDL及FPGA的比較分析

Verilog HDL與VHDL及FPGA的比較分析,　Verilog HDL　　優點：類似C語言，上手容易，靈活。大小寫敏感。在寫激勵和建模方面有優勢。　　缺點：很多錯誤在編譯的時候不能被發現。　　VHDL　　優點：語法嚴謹，層次結構清晰。　　缺點：熟悉時間長，不夠靈
關鍵字：比較分析 FPGA VHDL HDL Verilog

基于FPGA和硬件描述語言Verilog的液晶顯示控制器的設計

基于FPGA和硬件描述語言Verilog的液晶顯示控制器的設計,本設計是一種基于FPGA(現場可編程門陣列)的液晶顯示控制器。與集成電路控制器相比，FPGA更加靈活，可以針對小同的液晶顯示模塊更改時序信號和顯示數據。FPGA的集成度、復雜度和面積優勢使得其日益成為一種頗具吸引力
關鍵字：液晶顯示控制器設計 Verilog 語言 FPGA 硬件描述基于

藍牙HCI-UART主控制接口的FPGA設計與實現

摘要：藍牙技術作為一種短距離的無線通信技術,具有巨大的發展潛力,本文意從HCI層進行藍牙技術的應用開發...
關鍵字：藍牙 HCI-UART FPGA Verilog 通信

FPGA控制DM9000A進行以太網數據收發的Verilog實現

本文為實現高速數據的實時遠程傳輸處理,提出了采用FPGA直接控制DM9000A進行以太網數據收發的設計思路，實現了一種低成本、低功耗和高速率的網絡傳輸功能，最高傳輸速率可達100Mbps。

DM9000A簡介
關鍵字： Verilog 9000A FPGA 9000

基于Verilog HDL的UART模塊設計與仿真

摘要：通用異步收發器UART常用于微機和外設之間的數據交換，針對UART的特點，提出了一種基于Ver4log HDL的UART設計方法。采用自頂向下的設計路線，結合狀態機的描述形式，使用硬件描述語言設計UART的頂層模塊及各個子
關鍵字： Verilog UART HDL 模塊設計

好用的Verilog串口UART程序

好用的Verilog串口UART程序,==========================================================================
//-----------------------------------------------------
// Design Name : uart
// File Name : uart.v
// Function : S
關鍵字：程序 UART 串口 Verilog

怎樣實現Verilog模擬PS2協議

怎樣實現Verilog模擬PS2協議,PS2協議讀鍵盤值相當簡單嘛，比模擬SPI、I2C簡單多了...下面介紹一下具體過程.1.明確接線關系，只需接4根線，VCC要+5V，3.3我測試過不能用，時鐘和數據線要用bidir雙向口線，FPGA可以不用外接上拉電阻。另外，USB鍵盤
關鍵字： PS2 協議模擬 Verilog 實現怎樣

verilog PS2鍵盤解碼程序

之前探討過PS/2鍵盤編解碼以及數據傳輸協議，這次自己動手實現了利用FPGA接收鍵盤編碼，然后通過串口傳輸到PC。做的比較簡單，只是通過FPGA把大寫字母A-Z轉換成相應的ASCII碼，只要字母按鍵被按下，就能在串口調試助
關鍵字：程序解碼鍵盤 PS2 verilog

基于Verilog的順序狀態邏輯FSM的設計與仿真

基于Verilog的順序狀態邏輯FSM的設計與仿真,　硬件描述語言Verilog為數字系統設計人員提供了一種在廣泛抽象層次上描述數字系統的方式，同時，為計算機輔助設計工具在工程設計中的應用提供了方法。該語言支持早期的行為結構設計的概念，以及其后層次化結構設計的
關鍵字： FSM 設計仿真邏輯狀態 Verilog 順序基于

H.264／AVC中量化的Verilog實現

介紹了H.264的量化算法，并用Modelsim進行了仿真，結果與理論完全一致。分析了在FPGA開發板上的資源的消耗。由此可知，完全可以用FPGA實現H.264的量化。
關鍵字： Verilog 264 AVC

基于FPGA和DDS的信號源設計

基于FPGA和DDS的信號源設計,1 引言
直接數字頻率合成DDS(Direct Digital Synthesizer)是基于奈奎斯特抽樣定理理論和現代器件生產技術發展的一種新的頻率合成技術。與第二代基于鎖相環頻率合成技術相比，DDS具有頻率切換時間短、頻率分辨率
關鍵字：設計信號源 DDS FPGA 基于 FPGA，DDS，Verilog HDL

H.264/AVC中量化的Verilog方法介紹及實現

0引言H.264作為新一代的視頻壓縮標準，是由ITU-T的視頻編碼專家組和ISO／IEC的MPEG(運動圖像編碼...
關鍵字： H.264 AVC Verilog 可編程邏輯

共205條 12/14 |‹ « 5 6 7 8 9 10 11 12 13 14 »

verilog hdl介紹

Verilog HDL是一種硬件描述語言（HDL:Hardware Discription Language），是一種以文本形式來描述數字系統硬件的結構和行為的語言，用它可以表示邏輯電路圖、邏輯表達式，還可以表示數字邏輯系統所完成的邏輯功能。　　Verilog HDL和VHDL是目前世界上最流行的兩種硬件描述語言，都是在20世紀80年代中期開發出來的。前者由Gateway Design Aut [ 查看詳細 ]