fsp:fpga-pcb 文章最新資訊

射頻集成電路的設(shè)計(jì)難點(diǎn)分析

射頻集成電路的設(shè)計(jì)難點(diǎn)分析-如果RF電路的地線處理不當(dāng)，可能產(chǎn)生一些奇怪的現(xiàn)象。對于數(shù)字電路設(shè)計(jì)，即使沒有地線層，大多數(shù)數(shù)字電路功能也表現(xiàn)良好。而在RF頻段，即使一根很短的地線也會(huì)如電感器一樣作用。
關(guān)鍵字： RF電路 PCB

PCB元件布局原則與實(shí)用小技巧-在電子設(shè)計(jì)中，項(xiàng)目原理圖設(shè)計(jì)完成編譯通過之后，就需要進(jìn)行PCB的設(shè)計(jì)。PCB設(shè)計(jì)首先在確定了板形尺寸，疊層設(shè)計(jì)，整體的分區(qū)構(gòu)想之后，就需要進(jìn)行設(shè)計(jì)的第一步：元件布局。
關(guān)鍵字： PCB 元件布局 EMC

高速PCB布線的四大技巧和要領(lǐng)-在高速PCB的設(shè)計(jì)過程中，布線是技巧最細(xì)、限定最高的，工程師在這個(gè)過程中往往會(huì)面臨各種問題。本文將首先對PCB做一個(gè)基礎(chǔ)的介紹，同時(shí)對布線的原則做一個(gè)簡單講解，最后還會(huì)帶來非常實(shí)用的四個(gè)PCB布線的技巧和要領(lǐng)。
關(guān)鍵字： PCB布線 pcb 數(shù)字電路

【技巧分享】PCB電路板散熱設(shè)計(jì)技巧-設(shè)備過熱會(huì)導(dǎo)致器件失效，電子設(shè)備的可靠性能就會(huì)下降，故PCB電路板的散熱是一個(gè)非常重要的環(huán)節(jié)，那么PCB電路板散熱技巧是怎樣的，下面我們一起來討論下。
關(guān)鍵字： pcb

通過FPGA智能調(diào)試工具縮短驗(yàn)證時(shí)間-設(shè)計(jì)人員選擇具有優(yōu)秀調(diào)試能力的FPGA器件，可以縮短開發(fā)周期并降低成本，同時(shí)顯著加快上市速度。
關(guān)鍵字： FPGA 邏輯分析儀

干貨！匯總電路開發(fā)設(shè)計(jì)使用的軟件-電路開發(fā)設(shè)計(jì)需要學(xué)習(xí)的軟件有哪些？電路設(shè)計(jì)軟件指的是電路圖繪制、優(yōu)化、測試、仿真類軟件。在國內(nèi)，開發(fā)使用做多的電路設(shè)計(jì)軟件如下：protel，powerpcb，Allegro，orcad，cam350等等，這些電路設(shè)計(jì)軟件包含電原理圖繪制、印制電路板設(shè)計(jì)、數(shù)字電路仿真、可編程邏輯器件設(shè)計(jì)等功能，可以幫助大家更好的開發(fā)和學(xué)習(xí)。
關(guān)鍵字： PCB 電路開發(fā) Allegro EWB

基于FPGA的虛擬現(xiàn)實(shí)定位系統(tǒng)-虛擬現(xiàn)實(shí)技術(shù)是目前計(jì)算機(jī)信息科學(xué)中的前沿學(xué)科，文中設(shè)計(jì)了一種以FPGA 為核心的數(shù)據(jù)采集處理系統(tǒng).利用HMC5883L和ADXL345對虛擬場景中物體的方位和朝向進(jìn)行確定并通過以太網(wǎng)給虛擬場景主機(jī)發(fā)送數(shù)據(jù).整個(gè)系統(tǒng)以 FPGA作為主控制器，配以傳感器數(shù)據(jù)采集，內(nèi)部FIFO存儲(chǔ)，以太網(wǎng)高速傳輸，從而把定位系統(tǒng)參數(shù)實(shí)時(shí)傳送到上位機(jī)中，具有傳輸速度快.實(shí)時(shí)性等優(yōu)點(diǎn)，實(shí)現(xiàn)了虛擬現(xiàn)實(shí)高精度定位的功能.
關(guān)鍵字： FPGA 虛擬現(xiàn)實(shí)

電路設(shè)計(jì)常見的八個(gè)誤區(qū)-電路設(shè)計(jì)常見的八個(gè)誤區(qū)：現(xiàn)象一：這板子的PCB設(shè)計(jì)要求不高，就用細(xì)一點(diǎn)的線，自動(dòng)布吧；現(xiàn)象二：這些總線信號都用電阻拉一下，感覺放心些；現(xiàn)象三：CPU和FPGA的這些不用的I/O口怎么處理呢？先讓它空著吧，以后再說。
關(guān)鍵字：電路設(shè)計(jì) PCB fpga

FPGA實(shí)戰(zhàn)開發(fā)技巧（6）-時(shí)序性能是FPGA 設(shè)計(jì)最重要的指標(biāo)之一。造成時(shí)序性能差的根本原因有很多，但其直接原因可分為三類：布局較差、邏輯級數(shù)過多以及信號扇出過高。
關(guān)鍵字： FPGA 時(shí)序性能

FPGA實(shí)戰(zhàn)開發(fā)技巧（7）-通常我們會(huì)為工程添加UCF 約束指定時(shí)序要求和管腳約束。但是UCF 約束是給MAP，PAR 等實(shí)現(xiàn)使用的，綜合工具XST 并不能感知系統(tǒng)的時(shí)序要求。而為XST 添加XCF 約束卻是使實(shí)現(xiàn)結(jié)果擁有最高頻率的關(guān)鍵。
關(guān)鍵字： FPGA XCF UCF

利用FPGA的自身特性實(shí)現(xiàn)隨機(jī)數(shù)發(fā)生器-本文主要介紹利用FPGA的自身的特性實(shí)現(xiàn)隨機(jī)數(shù)發(fā)生器，在Virtex-II Pro開發(fā)板上用ChipScope觀察隨機(jī)數(shù)序列，以及在PCIe4Base（基于Virtex-4 FPGA）上實(shí)現(xiàn)。
關(guān)鍵字： fpga

談?wù)勅绾卫肍PGA開發(fā)板進(jìn)行ASIC原型開發(fā)-ASIC設(shè)計(jì)在尺寸和復(fù)雜性上不斷增加，現(xiàn)代FPGA的容量和性能的新進(jìn)展意味著這些設(shè)計(jì)中的2/3能夠使用單個(gè)FPGA進(jìn)行建模。
關(guān)鍵字： FPGA ASIC

FPGA實(shí)戰(zhàn)開發(fā)技巧（5）-一般來講，添加約束的原則為先附加全局約束，再補(bǔ)充局部約束，而且局部約束比較寬松。其目的是在可能的地方盡量放松約束，提高布線成功概率，減少ISE 布局布線時(shí)間。典型的全局約束包括周期約束和偏移約束。
關(guān)鍵字： FPGA 周期約束

FPGA實(shí)戰(zhàn)開發(fā)技巧（4）-在代碼編寫完畢后，需要借助于測試平臺(tái)來驗(yàn)證所設(shè)計(jì)的模塊是否滿足要求。ISE 提供了兩種測試平臺(tái)的建立方法，一種是使用HDL Bencher 的圖形化波形編輯功能編寫，另一種就是利用HDL 語言，相對于前者使用簡單、功能強(qiáng)大。
關(guān)鍵字： FPGA ISE

FPGA實(shí)戰(zhàn)開發(fā)技巧（3）-所謂綜合，就是將HDL語言、原理圖等設(shè)計(jì)輸入翻譯成由與、或、非門和RAM、觸發(fā)器等基本邏輯單元的邏輯連接( 網(wǎng)表)，并根據(jù)目標(biāo)和要求( 約束條件) 優(yōu)化所生成的邏輯連接，生成EDF 文件。XST 內(nèi)嵌在ISE 3 以后的版本中，并且在不斷完善。
關(guān)鍵字： FPGA 賽靈思