flash fpga 文章最新資訊

大容量NAND Flash K9T1G08U0M在網(wǎng)絡(luò)存儲(chǔ)中的應(yīng)用

　　1 引言　　隨著嵌入式系統(tǒng)廣泛應(yīng)用，嵌入式系統(tǒng)中的數(shù)據(jù)存儲(chǔ)和數(shù)據(jù)管理則成為設(shè)計(jì)人員考慮的重點(diǎn)。在許多現(xiàn)場(chǎng)不可達(dá)數(shù)據(jù)采集應(yīng)用中采用分布式數(shù)據(jù)存儲(chǔ)，必然帶來(lái)數(shù)據(jù)管理的不便，因此，集中管理數(shù)據(jù)成為一種思路。利用成熟的網(wǎng)絡(luò)傳輸技術(shù)集中分布式嵌入式系統(tǒng)數(shù)據(jù)，采用C/S模式管理數(shù)據(jù)。對(duì)于大容量數(shù)據(jù)存儲(chǔ)，選擇介質(zhì)存儲(chǔ)是需要重點(diǎn)考慮的問(wèn)題。目前大多采用IDE硬盤(pán)或SCSI硬盤(pán)存儲(chǔ)，但都存在抗震和抗電磁干擾能力差、使用溫度范圍窄，無(wú)法長(zhǎng)期在惡劣的環(huán)境中長(zhǎng)期工作。電子式Flash存儲(chǔ)器具有速度快、容量大、成本低、體積
關(guān)鍵字：通訊無(wú)線網(wǎng)絡(luò) NAND Flash K9T1G08U0M MCU和嵌入式微處理器

FPGA在語(yǔ)音存儲(chǔ)與回放系統(tǒng)中的應(yīng)用

　　1 引言　　隨著數(shù)字信號(hào)處理器、超大規(guī)模集成電路的高速發(fā)展，語(yǔ)音記錄技術(shù)已從模擬錄音階段過(guò)渡到數(shù)字錄音階段。在數(shù)字化錄音技術(shù)中，壓縮后的語(yǔ)音數(shù)據(jù)有些存儲(chǔ)在硬盤(pán)中，有些存儲(chǔ)在帶有掉電保護(hù)功能的RAM或FLASH存儲(chǔ)器中。筆者介紹的語(yǔ)音存儲(chǔ)與回放系統(tǒng)，未使用專用的語(yǔ)音處理芯片，不需要擴(kuò)展接口電路，只利用FPGA作為核心控制器，就能完成語(yǔ)音信號(hào)的數(shù)字化處理，即實(shí)現(xiàn)語(yǔ)音的存儲(chǔ)與回放。　　2 系統(tǒng)總體結(jié)構(gòu) 　　數(shù)字化語(yǔ)音存儲(chǔ)與回放系統(tǒng)的基本工作原理是將模擬語(yǔ)音信號(hào)通過(guò)模數(shù)轉(zhuǎn)換器(A/D)轉(zhuǎn)換成數(shù)字信號(hào)
關(guān)鍵字：嵌入式系統(tǒng) 單片機(jī) 數(shù)字信號(hào)處理器 FPGA 語(yǔ)音存儲(chǔ) MCU和嵌入式微處理器

Synplicity：充分發(fā)揮FPGA的靈活性

當(dāng)ASIC越來(lái)越不能適應(yīng)靈活應(yīng)用的需求以及通用產(chǎn)品對(duì)低成本的要求逐漸提升，F(xiàn)PGA大量蠶食曾經(jīng)ASIC的市場(chǎng)，每年都以超過(guò)兩位數(shù)的增長(zhǎng)率發(fā)展。越來(lái)越多的設(shè)計(jì)將轉(zhuǎn)向FPGA，這其中還包括了很多ASIC設(shè)計(jì)工程師。隨著IC產(chǎn)業(yè)發(fā)展的光明前景，F(xiàn)PGA將以比ASIC更快的速度發(fā)展并呈現(xiàn)取代其的趨勢(shì)。在這樣的大市場(chǎng)環(huán)境下，以提供FPGA開(kāi)發(fā)軟件為主的Synplicity公司得到了長(zhǎng)足的發(fā)展，公司營(yíng)業(yè)額從2002年的4560萬(wàn)壯大到2006年的6300萬(wàn)。隨著FPGA技術(shù)的發(fā)展，越來(lái)越多的功能需要在
關(guān)鍵字： Synplicity FPGA

基于FPGA的數(shù)字閉環(huán)光纖陀螺儀模擬表頭設(shè)計(jì)

　　摘要：光纖陀螺儀是一種用來(lái)測(cè)量角速度的傳感器。為了檢測(cè)調(diào)制解調(diào)電路是否符合設(shè)計(jì)要求，并提高陀螺的實(shí)際應(yīng)用精度，本文設(shè)計(jì)了一種基于FPGA的光纖陀螺儀模擬表頭及其測(cè)試系統(tǒng)，能有效地檢測(cè)調(diào)制解調(diào)電路的性能。　　關(guān)鍵詞：光纖陀螺;模擬表頭;FPGA;Verilog HDL 　　光纖陀螺是激光陀螺的一種，是慣性技術(shù)和光電子技術(shù)緊密結(jié)合的產(chǎn)物。它利用Sagnac干涉效應(yīng)，用光纖構(gòu)成環(huán)形光路，并檢測(cè)出隨光纖環(huán)的轉(zhuǎn)動(dòng)而產(chǎn)生的兩路超輻射光束之間的相位差，由此計(jì)算出光纖環(huán)旋轉(zhuǎn)的角速度。光纖陀螺儀主要由兩個(gè)部分組
關(guān)鍵字：嵌入式系統(tǒng) 單片機(jī) 光纖陀螺模擬表頭 FPGA MCU和嵌入式微處理器

用FPGA設(shè)計(jì)軟件無(wú)線電和調(diào)制解調(diào)器

　　本文以16-QAM RF發(fā)射數(shù)據(jù)泵的設(shè)計(jì)為例，介紹利用FPGA設(shè)計(jì)數(shù)字濾波器的技巧和器件選擇方法，說(shuō)明執(zhí)行分布式計(jì)算時(shí)FPGA比DSP的優(yōu)越之處。　　所有數(shù)字邏輯的基本結(jié)構(gòu) 　　16-QAM調(diào)制器　　編碼和碼元映射　　平方根升余弦濾波器　　設(shè)計(jì)技巧　　5 MHz載波　　分布式計(jì)算(DA)技術(shù) 　　濾波器的實(shí)現(xiàn) 　　用現(xiàn)場(chǎng)可編程門(mén)陣列(FPGA)設(shè)計(jì)軟件無(wú)線電和調(diào)制解調(diào)器可與DSP芯片媲美。雖然FPGA可輕而易舉地實(shí)現(xiàn)卷積編碼器等復(fù)雜邏輯功能，但在實(shí)現(xiàn)大量復(fù)雜計(jì)算方面卻有很
關(guān)鍵字：嵌入式系統(tǒng) 單片機(jī) FPGA 無(wú)線電調(diào)制解調(diào)器 MCU和嵌入式微處理器

如何利用FPGA實(shí)現(xiàn)優(yōu)異的家用電器設(shè)計(jì)

低成本的FPGA或CPLD可以幫助家電設(shè)計(jì)師利用靈活的、集成有DSP算法的單片集成解決方案實(shí)現(xiàn)節(jié)能的電機(jī)控制。
關(guān)鍵字： FPGA 如何利用家用電器

FPGA的SoC和專用化趨勢(shì)

　　過(guò)去一年中，F(xiàn)PGA巨頭賽靈思(Xilinx)在中國(guó)大舉構(gòu)建生態(tài)系統(tǒng)，其速度和力度讓人吃驚。2006年末，賽靈思公司董事會(huì)主席、總裁兼CEOWimRoelandts來(lái)華宣布了“促進(jìn)中國(guó)電子設(shè)計(jì)創(chuàng)新”的在華發(fā)展戰(zhàn)略，主要內(nèi)容包括加強(qiáng)客戶支持力度、建立良好生態(tài)網(wǎng)絡(luò)、投資新興半導(dǎo)體公司以及培養(yǎng)未來(lái)工程設(shè)計(jì)人才，拉開(kāi)了賽靈思在中國(guó)大舉擴(kuò)張的序幕。　　隨后，賽靈思宣布設(shè)立了金額達(dá)7500萬(wàn)美元的亞太區(qū)技術(shù)基金，投資那些基于可編程邏輯、為重點(diǎn)行業(yè)開(kāi)發(fā)創(chuàng)新應(yīng)用的公司。2007年，賽靈思又分別在上海張江和江蘇無(wú)錫
關(guān)鍵字：嵌入式系統(tǒng) 單片機(jī) FPGA SoC MCU和嵌入式微處理器

年終旺季需求支撐，NAND FLASH合約價(jià)短期平穩(wěn)

　　11月上旬NAND Flash合約價(jià)格大致跌幅約為0-5%，比前兩個(gè)月跌幅明顯縮小，主要是因?yàn)橄掠慰蛻粼?0月已陸續(xù)進(jìn)行降低庫(kù)存的動(dòng)作，加上市場(chǎng)預(yù)期11月中旬要開(kāi)始準(zhǔn)備年底旺季的備貨需求，根據(jù)集邦科技(DRAMeXchange)觀察，NAND Flash價(jià)格走勢(shì)在11月初已經(jīng)出現(xiàn)止跌回穩(wěn)的現(xiàn)象。　　隨著NAND Flash供貨商5X納米制程產(chǎn)品供應(yīng)量提高后，下游客戶采購(gòu)顆粒開(kāi)始轉(zhuǎn)向以8Gb和16Gb MLC為主流，導(dǎo)致TSOP 4G MLC顆粒跌幅約為11%，相較于其它規(guī)格來(lái)得顯著。有鑒于9月以來(lái)
關(guān)鍵字：嵌入式系統(tǒng) 單片機(jī) NAND Flash microSD 嵌入式

FPGA加速滲透非傳統(tǒng)應(yīng)用領(lǐng)域

　　自從1985年首款FPGA器件誕生以來(lái)，F(xiàn)PGA產(chǎn)業(yè)一方面修煉內(nèi)功——從技術(shù)上來(lái)說(shuō)，工藝從2μm發(fā)展到65nm，晶體管數(shù)量從8.5萬(wàn)個(gè)增長(zhǎng)到10億個(gè)以上;另一方面向外擴(kuò)張——應(yīng)用領(lǐng)域從最初的通信業(yè)不斷向消費(fèi)電子、汽車、工業(yè)控制等滲透，同時(shí)在不斷“蠶食”DSP、ASIC、ASSP和嵌入式處理器的市場(chǎng)。如今，Xilinx、Altera和Actel等FPGA產(chǎn)業(yè)的領(lǐng)導(dǎo)廠商也不再是20多年前的孤軍奮戰(zhàn)，在其周圍，F(xiàn)PGA開(kāi)發(fā)和應(yīng)用的生態(tài)系統(tǒng)已然初步形成，大大促進(jìn)了FPGA產(chǎn)業(yè)的發(fā)展。　　“非傳統(tǒng)”應(yīng)用領(lǐng)域
關(guān)鍵字：嵌入式系統(tǒng) 單片機(jī) FPGA 晶體管 DSP MCU和嵌入式微處理器

基于FPGA的圖像邊緣檢測(cè)

　　引言　　圖像邊緣檢測(cè)是圖像處理的一項(xiàng)基本技術(shù)，在工業(yè)、醫(yī)學(xué)、航天和軍事等領(lǐng)域有著廣泛的應(yīng)用。圖像處理的速度一直是一個(gè)難題。雖然DSP具備指令流水線特性和很高的處理速度，但其速度仍然很受限制，而利用高速可編程邏輯器件FPGA/CPLD來(lái)設(shè)計(jì)圖像邊緣檢測(cè)器可以很好的克服這個(gè)問(wèn)題，是一種全新的解決方案。　　1 圖像邊緣檢測(cè)算法　　用于圖像邊緣檢測(cè)的算法很多，諸如Rorberts算子、Sobel算子、Prewitt算子、Laplaceian算子等，由于Sobel算法只涉及到加法操作，并且可以取得很
關(guān)鍵字：測(cè)試測(cè)量 FPGA 圖像邊緣檢測(cè) DSP MCU和嵌入式微處理器

奧地利微電子為代工用戶擴(kuò)展CMOS、高壓、高壓FLASH和RF多項(xiàng)目晶圓服務(wù)

　　奧地利微電子的全方位服務(wù)晶圓代工廠業(yè)務(wù)部推出一份更加全面的 2008 年度時(shí)間表，擴(kuò)展了其具有成本效益的、快速的專用集成電路(ASIC)原型服務(wù)，即所謂以多項(xiàng)目晶圓 (MPW) 或往復(fù)運(yùn)行(shuttle run)。該服務(wù)將來(lái)自不同用戶的若干設(shè)計(jì)結(jié)合在一個(gè)晶圓上，有助于眾多不同的參與者分?jǐn)偩A和掩膜成本。　　RF多項(xiàng)目晶圓服務(wù) 　　奧地利微電子的 MPW 服務(wù)包括基于 TSMC(臺(tái)積電)0.35µm CMOS 工藝的全程0.35µm尺寸工藝。兼容 SiGe BiCMOS
關(guān)鍵字：消費(fèi)電子奧地利微電子 CMOS FLASH MCU和嵌入式微處理器

FAT文件系統(tǒng)在NAND Flash存儲(chǔ)器上的改進(jìn)設(shè)計(jì)

嵌入式系統(tǒng)的大量數(shù)據(jù)都存儲(chǔ)在其F1ash芯片上。根據(jù)Flash器件的固有特性，構(gòu)建一個(gè)適合管理NAND Flash存儲(chǔ)器的FAT文件系統(tǒng)，并闡述具體的設(shè)計(jì)思想。該系統(tǒng)改進(jìn)了FAT表和FRT表的存儲(chǔ)方式，延長(zhǎng)了存儲(chǔ)器的使用壽命，提高了穩(wěn)定性。 NAND Flash存儲(chǔ)器是一種數(shù)據(jù)正確性非理想的器件，容易出現(xiàn)位反轉(zhuǎn)現(xiàn)象，同時(shí)在使用中可
關(guān)鍵字： FAT NAND Flash 存儲(chǔ)器通信嵌入式系統(tǒng) 嵌入式無(wú)線通信

FPGA與DDR3 SDRAM的接口設(shè)計(jì)

DDR3 SDRAM內(nèi)存的總線速率達(dá)到600 Mbps to 1.6 Gbps (300 to 800 MHz)，1.5V的低功耗工作電壓，采用90nm制程達(dá)到2Gbits的高密度。這個(gè)架構(gòu)毫無(wú)疑問(wèn)更快、更大，每比特的功耗也更低，但是如何實(shí)現(xiàn)FPGA和DDR3 SDRAM DIMM條的接口設(shè)計(jì)呢？　　關(guān)鍵字：均衡（leveling）　　如果FPGA&nbs
關(guān)鍵字： FPGA DDR3 SDRAM 接口模擬IC 電源

基于MAX+plusⅡ開(kāi)發(fā)平臺(tái)的EDA設(shè)計(jì)方法

MAX + plus Ⅱ是美國(guó)Altera 公司的一種EDA 軟件,用于開(kāi)發(fā)CPLD 和FPGA 進(jìn)行數(shù)字系統(tǒng)的設(shè)計(jì)。用圖形輸入方式和文本輸入方式設(shè)計(jì)了一模60計(jì)數(shù)器,介紹了數(shù)字系統(tǒng)設(shè)計(jì)的一般方法和過(guò)程,揭示了其在數(shù)字系統(tǒng)中的重要作用。　　 EDA ( Elect ronic Design
關(guān)鍵字： MAX+plusⅡ 開(kāi)發(fā)平臺(tái) EDA CPLD FPGA EDA IC設(shè)計(jì)