針對Cortex―M3核的微控制器LM3S9B96，提出了一種基于μDMA的高速網絡驅動程序的設計方案。在簡要介紹LM3S9B96的以太網控制器、網絡驅動程序的作用后，對該網絡驅動程序設計的各個部分進行了詳細描述，包括網絡驅動初始化程序、數據包發送程序、數據包接收程序和中斷處理程序等。
關鍵字：
μDMA 網絡驅動程序 FIFO LM3S9B96
摘要分布式基站系統中，RRU 通常會通過光纖拉遠實現與 BBU 的遠程互聯。由于光纖自身的特性，傳輸過程中必然會引入抖動和漂移;尤其是漂移，因其低頻特性，并且難于濾除，在SERDES 的 FIFO 深度不夠的情況下有可能會造
關鍵字：
SERDES FIFO 光纖 方案
摘要 針對USB2.0在高速數據采集系統中帶寬局限問題，設計了一款基于USB3.0總線的高速數據采集接口系統。通過對USB3.0的接口硬件系統、設備固件以及SLAVE FIFO與FPGA接口讀寫操作的設計，并經過實驗測試，USB3.0硬
關鍵字：
FPGA USB3．0固件 SLAVE FIFO 數據通信
為了使DDR3 SDRAM更方便、多樣地用于工程開發中，本文對XILINX公司DDR3 SDRAM提供的MIG核進行了分析研究，并在此基礎上實現了大容量數據緩沖區的邏輯設計。通過對系統中各模塊的作用及相互間關系的研究，發現該控制器256位接口對工程開發十分不便，通過創建FIFO控制系統和讀寫接口FIFO的方式，將接口轉換為64位。該方案對控制核重新構建并上板測試，均符合高速數據傳輸緩存的要求，使DDR3成為一個大容量且可控的高速FIFO。
關鍵字：
MIG核 FIFO DDR3 SDRAM 201608
1 AD9225的結構
AD9225是ADI公司生產的單片、單電源供電、12位精度、25Msps高速模數轉換器,片內集成高性能的采樣保持放大器和參考電壓源。AD9225采用帶有誤差校正邏輯的四級差分流水結構,以保證在25Msps采樣率下獲得精確的12位數據。除了最后一級,每一級都有一個低分辨率的閃速A/D與一個殘差放大器(MDAC)相連。此放大器用來放大重建DAC的輸出和下一級閃速A/D的輸入差,每一級的最后一位作為冗余位,以校驗數字誤差,其結構如圖1所示。
圖
關鍵字：
ADC FIFO
高清圖像質量已經快速成為現代家庭中多媒體產品的標準配置。在該領域之外的許多應用中，更高的分辨率、更好的對比度、更大的色深和更快的幀率也都越來越受歡迎，這些應用包括安保、醫療成像和工廠生產線檢測系統等等。當然，盡管增強型成像技術在不久的將來更加流行似乎是板上釘釘的事情，但這將取決于支持更高數據傳輸能力的先進半導體技術的發展。本文將以實例闡述半導體技術所取得的進展。
雖然USB連接標準開始并沒有引起太多關注，但從上世紀90年代中期第一次脫穎而出已經改變了很多，它現在已經遠遠不只是為低數據速率的鼠標和
關鍵字：
USB FIFO 緩沖器 FPGA 顯示器
1 提高抽象層次
Vivado HLS能提高系統設計的抽象層次，為設計人員帶來切實的幫助。Vivado HLS通過下面兩種方法提高抽象層次：
● 使用C/C++作為編程語言，充分利用該語言中提供的高級結構;
● 提供更多數據原語，便于設計人員使用基礎硬件構建塊(位向量、隊列等)。
與使用RTL相比，這兩大特性有助于設計人員使用Vivado HLS更輕松地解決常見的協議系統設計難題。最終簡化系統匯編，簡化FIFO和存儲器訪問，實現控制流程的抽象。HLS的另一大優勢是便于架構研究和
關鍵字：
Vivado FIFO 存儲器 RAM C/C++
接上篇
4 設置簡單系統
協議處理一般情況下屬于狀態事務。必須先順序讀取在多個時鐘周期內進入總線的數據包字，然后根據數據包的某些字段決定進一步操作。通常應對這種處理的方法是使用狀態機，對數據包進行迭代運算，完成必要的處理。例3是一種簡單的狀態機，用于根據上一級的輸入丟棄或轉發數據包。該函數接收三個參數：一個是通過“inData”流接收到的輸入分組數據;一個是通過“validBuffer”流顯示數據包是否有效的1位旗標;第三個是稱為&ldquo
關鍵字：
Vivado FIFO 存儲器 RAM C/C++
摘要：針對目前市場上越來越多針對SDI信號的應用需求，提出了多路SDI電信號單波長光纖傳輸的實現方案，就方案中出現的由于FIFO“寫滿”或“讀空”引起的SDI信號傳輸誤碼，提出了一種基于FPGA內部PLL的可控時鐘，利用該時鐘作為FIFO的讀時鐘，實現SDI信號無損傳輸。
引言
串行數字接口(Serial Digital Interface，簡寫為SDI)是針對演播室環境提出的用單根電纜來傳輸數字視音頻信號的方式。在SMTPE-259M標準中
關鍵字：
SDI FPGA 光纖 FIFO PLL 數據還原 201503
記得在上幾篇博客中，有幾名網友提出要加進去錯誤分析這一部分，那我們就從今天這篇文章開始加進去我在消化這段代碼的過程中遇到的迷惑，與大家分享。
今天要寫的是一段基于FIFO的串口發送機設計，之前也寫過串口發送的電路，這次寫的與上次的有幾分類似。這段代碼也是我看過別人寫過的之后，消化一下再根據自己的理解寫出來的，下面是我寫這段代碼的全部流程和思路，希望對剛開始接觸的朋友來說有一點點的幫助，也希望有經驗的朋友給予寶貴的建議。
首先來解釋一下FIFO的含義，FIFO就是First Input Fi
關鍵字：
FPGA FIFO
只有最初級的邏輯電路才使用單一的時鐘。大多數與數據傳輸相關的應用都有與生俱來的挑戰，即跨越多個時鐘域的數據移動，例如磁盤控制器、CDROM/DVD 控制器、調制解調器、網卡以及網絡處理器等。當信號從一個時鐘域傳送到另一個時鐘域時，出現在新時鐘域的信號是異步信號。
在現代 IC、ASIC 以及 FPGA 設計中，許多軟件程序可以幫助工程師建立幾百萬門的電路，但這些程序都無法解決信號同步問題。設計者需要了解可靠的設計技巧，以減少電路在跨時鐘域通信時的故障風險。
基礎
從事多時鐘設計的第一
關鍵字：
FPGA 異步信號 FIFO
引 言
RFID 技術是從 20 世紀 80 年代走向成熟的一項自動識別技術，近年來發展十分迅速。 目前，在全世界，基于 RFID 技術的電子標簽，使用已經 非常廣泛了，這主要取決于它的特性，RFID 標簽可以使用在幾乎所有的物理對象上。RFID 技術在 工業自動化，物體跟蹤，交通運輸控制管理，防偽校園卡，電子錢包，行李標簽，收費系統，醫用裝 置，電子物品的監控和軍事用途等方面已經得到了廣泛的應用。例如第二代居民身份證，使用基于 ISO/IEC4443-B 標準的 13.56 MHz 電子標簽，
關鍵字：
Microblaze RFID閱讀器 FPGA FIFO
現代數字系統中，異步FIFO是一種被廣泛應用于跨時鐘域進行數據傳輸的有效方式。異步FIFO主要應用于兩種不同時鐘域的數據傳輸，這意味著數據的寫入在一個時鐘域，而數據的讀出卻在另一個時鐘域，兩個時鐘完全異步[1]?，F代通信系統中，特別是在移動通信系統中，人們對于節能型的產品提出了更高的要求。隨著技術的發展，FPGA的技術、性能、穩定性等指標已經得到很大提高，同時FPGA廠商為不同的應用開發提供了各種IP核，大大減少了產品的開發周期，在各大FPGA廠商中，Xilinx的IP核應用比較廣泛。但其IP核卻沒有
關鍵字：
FIFO FPGA
FIFO在FPGA設計中除了上篇所介紹的功能之外， 還有以下作為以下功能使用：
(1) 內存申請
在軟件設計中，使用malloc()和free()等函數可以用于內存的申請和釋放。特別是在有操作系統的環境下，可以保證系統的內存空間被動態的分配和使用，非常的方便。如果在FPGA內部實現此動態的內存分配和申請，相對來說較為復雜，例如某些需要外部數據存儲且需動態改變的應用需求下，需要對FPGA外部DDR(或SRAM等)的存儲空間，進行動態的分配和釋放。通過使用FIFO作為內存分配器，雖然比不上軟件
關鍵字：
FPGA FIFO SRAM
FIFO是FPGA內部一種常用的資源，可以通過FPGA廠家的的IP生成工具生成相應的FIFO。FIFO可分為同步FIFO和異步FIFO，其區別主要是，讀寫的時鐘是否為同一時鐘，如使用一個時鐘則為同步FIFO，讀寫時鐘分開則為異步FIFO。一般來說，較大的FIFO可以選擇使用內部BLOCK RAM資源，而小的FIFO可以使用寄存器資源例化使用。
一般來說，FIFO的主要信號包括：
實際使用中，可編程滿的信號(XILINX 的FIFO)較為常用，ALTERA的FIFO中，可以通過寫深度(即寫入
關鍵字：
FPGA FIFO RAM
fifo介紹
采用FIFO方式時，信息被以所收到的次序進行傳輸。
表示信息存儲的一種數據結構，含義是先進入的對象先取出。隊列（Queue ）就是基于這種性質實現的。
FIFO( First In First Out)簡單說就是指先進先出。由于微電子技術的飛速發展，新一代FIFO芯片容量越來越大，體積越來越小，價格越來越便宜。作為一種新型大規模集成電路，FIFO芯片以其靈活、方便、高效的特性，逐漸在高速數據采 [
查看詳細 ]
關于我們 -
廣告服務 -
企業會員服務 -
網站地圖 -
聯系我們 -
征稿 -
友情鏈接 -
手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網安備11010802012473
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網安備11010802012473