為實現目標識別與跟蹤的應用目的，在基于TMS320DM642的FIFO基礎上擴展存儲空間，提出一種基于FPGA實現SDRAM控制器的方法。分析所用SDRAM的特點和工作原理，介紹FPGA中SDRAM控制器的組成和工作流程，給出應用中讀SDRAM的時序圖。FPGA采用模塊化設計，增強SDRAM控制器的通用性，更方便地滿足實際需求。
關鍵字：
FPGA FIFO
隨著數字電子系統設計規模的擴大，一些實際應用系統中往往含有多個時鐘，數據不可避免地要在不同的時鐘域之間傳遞。如何在異步時鐘之間傳輸數據，是數據傳輸中一個至關重要的問題，而采用FIFO正是解決這一問題的
關鍵字：
FPGA FIFO
本文采用CPLD實現了AD芯片、高速FIFO存儲器以及MCU之間的接口電路。實驗表明，該電路工作穩定可靠，且通用性強，易于移植到其它數據采集系統中。同時，QuartusII等嵌入式技術的使用，簡化了開發流程，提高了設計效率。目前，該電路已成功應用于某數據采集系統中。
關鍵字：
8323 FIFO CPLD ADS
摘 要：首先介紹了多路數據采集系統的總體設計、FIFO芯片IDT7202。然后分別分析了FIFO與CPLD、AD接口的設計方法。由16位模數轉換芯片AD976完成模擬量至位數字量的轉換，由ATERA公司的可編程邏輯器件EPM7256A完成對數
關鍵字：
FIFo 多路數據采集 系統
隨著半導體傳感器技術的發展，在實際應用中越來越多地用到了高幀頻、大面陣的CCD相機以獲取高質量、高分辨率的圖像數據。以分辨率為1K×1K、幀頻為200f/s、8bit灰度級的相機為例，其圖像數據流速率就將高達200MB/s，
關鍵字：
實現 圖像 高速 DDR 基于 DDR存儲控制器 高速緩存 FIFO
PCI總線是Intel公司推出的一種高性能局部總線,其數據總線為32位,且可擴展為64位,最大數據傳輸速率為132～264MB/s,是目前使用非常普遍的一種總線。因PCI 協議比較復雜,較難掌握,故PCI總線擴展卡的開發較ISA總線等其它
關鍵字：
9054 FIFO PCI 性能分析
軟件無線電數字中頻接收機通常采用可編程數字下變頻器DDC和DSP的實現方案。中頻模擬信號通過A/D數字化，送入DDC混頻、抽取濾波處理，DSP接收到的是DDC輸出的低速零中頻信號，其后的解調、譯碼、信號識別等算法都可以
關鍵字：
數據傳輸 實現 高速 DSP FIFO DDC 基于 FIFO DDC DSP
基于DSP的高速數據采集與處理系統,在電子測量中,常常需要對高速信號進行采集與處理。例如,在光傳感技術中,對光脈沖散射信號的測量;在雷達工程中,對電磁脈沖信號的測量等,就需要對高速信號進行采集與處理,而且對此類高速信號的測量,往往對數據采集與處
關鍵字：
處理 理系 數據采集 高速 DSP 基于 DSP 高速A/D FIFO 異步串行通訊
筆者在參加國家“863”重大專題項目“高速密碼芯片及驗證平臺系統”的過程中，遇到了將IPV6數據包的包頭...
關鍵字：
FPGA IPV6 FIFO
1 引言
測控系統常常需要處理所采集到的各種數字量信號。通常測控系統采用通用MCU完成系統任務。但當系統中采集信號量較多時，僅依靠MCU則難以完成系統任務。針對這一問題，提出一種基于FPGA技術的多路數字量采集模塊。利用FPGA的I／O端口數多且可編程設置的特點，配以VHDL編寫的FPGA內部邏輯，實現采集多路數字量信號。
2 模塊設計方案
2.1 功能要求
該數字量采集模塊主要功能是采集輸入的36路數字及脈沖信號，并將編幀后的信號數據上傳給上位機，上位機經解包處理后顯示信號相
關鍵字：
FPGA 數字量采集 測控 USB單片機 MCU FIFO
語音激活檢測VAD（Voice Activity Detection）是一種通過特定的判決準則判斷語音中出現的停頓和靜默間隔，檢測出有效語音部分的技術。運用這種技術可以在確保語音質量的前提下，對不同類別的語音段采用不同的比特數進行編碼，從而降低語音的編碼速率。由于在雙工移動通信系統中，一方只有35％的時間處于激活狀態[1]，如何降低靜音期的編碼速率對于減少傳輸帶寬、功率以及容量具有積極的作用，因此VAD技術在語音通信領域具有重要的使用價值。隨著適合于變比特率語音編碼的CDMA和PRMA等多址技術的出現
關鍵字：
FPGA VAD 短時能量 短時過零率 FIFO 濾波器
隨著信息科學的飛速發展，數據采集和存儲技術廣泛應用于雷達、通信、遙測遙感等領域。在高速數據采集系統中，由ADC轉換后的數據需要存儲在存儲器 中，再進行相應的處理，保證快速準確的數據傳輸處理是實現高速數據采集的一個關鍵。由于高速ADC的轉換率很高，而大容量RAM相對ADC輸出速度較慢， 保持高速數據存儲過程的可靠性、實時性是一個比較棘手的問題。對于數據采集系統中的大容量高速度數據存儲、傳輸，本文提出一種基于FPGA的多片RAM實 現高速數據的存儲和傳輸的方案，并應用于1GS/s數據采集系統中，實現了以低
關鍵字：
數據采集 存儲 傳輸 ADC SRAM RAM FIFO
在現代IC設計中，特別是在模塊與外圍芯片的通信設計中，多時鐘域的情況不可避免。當數據從一個時鐘域傳遞到另一個域，并且目標時鐘域與源時鐘域不相關時，這些域中的動作是不相關的，從而消除了同步操作的可能性，并使系統重復地進入亞穩定狀態[1]。在有大量的數據需要進行跨時鐘域傳輸且對數據傳輸速度要求比較高的場合，異步FIFO是一種簡單、快捷的解決方案。
異步FIFO用一種時鐘寫入數據，而用另外一種時鐘讀出數據。讀寫指針的變化動作由不同的時鐘產生。因此，對FIFO空或滿的判斷是跨時鐘域的。如何根據異步的指針
關鍵字：
FIFO 異步 Verilog HDL IC 亞穩態
fifo介紹
采用FIFO方式時，信息被以所收到的次序進行傳輸。
表示信息存儲的一種數據結構，含義是先進入的對象先取出。隊列（Queue ）就是基于這種性質實現的。
FIFO( First In First Out)簡單說就是指先進先出。由于微電子技術的飛速發展，新一代FIFO芯片容量越來越大，體積越來越小，價格越來越便宜。作為一種新型大規模集成電路，FIFO芯片以其靈活、方便、高效的特性，逐漸在高速數據采 [
查看詳細 ]
關于我們 -
廣告服務 -
企業會員服務 -
網站地圖 -
聯系我們 -
征稿 -
友情鏈接 -
手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網安備11010802012473
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網安備11010802012473