dsp＋fpga 文章最新資訊

快速實(shí)現(xiàn)基于FPGA的脈動(dòng)FIR濾波器

引言　　目前，用FPGA(現(xiàn)場(chǎng)可編程門陣列)實(shí)現(xiàn)FIR(有限沖擊響應(yīng))濾波器的方法大多利用FPGA中LUT(查找表)的特點(diǎn)采用DA(分布式算法)或CSD碼等方法，將乘加運(yùn)算操作轉(zhuǎn)化為位與、加減和移位操作。這些結(jié)構(gòu)需要占用器件較多的LE(邏輯元件)資源，設(shè)計(jì)周期長(zhǎng)，工作頻率低，實(shí)時(shí)性差。本文提出一種基于Stratix系列FPGA器件的新的實(shí)時(shí)高速脈動(dòng)FIR濾波器的快速實(shí)現(xiàn)方法。利用FGPA集成的DSP(數(shù)字信號(hào)處理器)乘加模塊定制卷積運(yùn)算單元，利用VHDL(甚高速集成電路硬件描述語言)元件例化語句快
關(guān)鍵字：嵌入式系統(tǒng) 單片機(jī) FPGA 脈動(dòng)FIR濾波器嵌入式

采用FPGA的圖像采集卡的設(shè)計(jì)

　　現(xiàn)代化生產(chǎn)和科學(xué)研究對(duì)視頻圖像采集系統(tǒng)的要求日益提高。傳統(tǒng)的圖像采集卡速度慢、處理功能簡(jiǎn)單、采用分立元件、電路非常復(fù)雜；而且可靠性差、不易調(diào)試、不能很好地滿足特殊要求。FPGA(現(xiàn)場(chǎng)可編程門陣列)是專用集成電路中集成度最高的一種，用戶可對(duì)FPGA內(nèi)部的邏輯模塊和I／O模塊重新配置，以實(shí)現(xiàn)用戶所需邏輯功能。用戶對(duì)FPGA的編程數(shù)據(jù)放入芯片，通過上電加載到FPGA中，對(duì)其進(jìn)行初始化；也可在線對(duì)其編程，實(shí)現(xiàn)系統(tǒng)在線重構(gòu)。基于FPGA技術(shù)的圖像采集主要是通過集成的FPGA開發(fā)板，使用軟件編程把圖像的采集控制程
關(guān)鍵字：嵌入式系統(tǒng) 單片機(jī) FPGA 圖像采集卡嵌入式

利用Virtex-5 FPGA降低功耗

在本文中，我將分析功耗降低所帶來的好處。還將介紹 Virtex-5 器件中所使用的多種技術(shù)和結(jié)構(gòu)上的革新，它們能提供功耗最低的解決方案，并且不會(huì)在性能上有任何折扣。
關(guān)鍵字： Virtex FPGA 低功耗

TI最高性能浮點(diǎn)DSP助寶利通最新SoundStructure語音會(huì)議解決方案

　　日前，德州儀器宣布供應(yīng)商寶利通將在其最新推出的 SoundStructure 系列產(chǎn)品中采用 TI 浮點(diǎn) DSP，實(shí)現(xiàn)語音會(huì)議技術(shù)更上層樓。SoundStructure 是一種安裝型音頻解決方案，實(shí)現(xiàn)了極高的語音清晰度與全面的立體聲回聲抵消功能，非常適合會(huì)議室、教室與遠(yuǎn)程再現(xiàn)會(huì)議環(huán)境。SoundStructure 充分發(fā)揮 TI 高性能浮點(diǎn) DSP TMS320C6727 提供的高精度、高速度與高性能優(yōu)勢(shì)，能夠執(zhí)行高強(qiáng)度的音頻處理與動(dòng)態(tài)處理任務(wù)，實(shí)現(xiàn)更自然、更逼真的會(huì)議體驗(yàn)。　　隨著越來越多的遠(yuǎn)
關(guān)鍵字： TI 模擬技術(shù) 電源技術(shù) DSP 模擬IC 電源

基于FPGA的OQPSK解調(diào)器的設(shè)計(jì)與實(shí)現(xiàn)

根據(jù)軟件無線電的思想，以FPGA器件為核心實(shí)現(xiàn)了OQPSK的解調(diào)，大部分功能由FPGA內(nèi)部資源來實(shí)現(xiàn)。
關(guān)鍵字： OQPSK FPGA 解調(diào)器

基于FPGA的多種分頻設(shè)計(jì)與實(shí)現(xiàn)

引言　　分頻器是FPGA設(shè)計(jì)中使用頻率非常高的基本單元之一。盡管目前在大部分設(shè)計(jì)中還廣泛使用集成鎖相環(huán)(如altera的PLL，Xilinx的DLL)來進(jìn)行時(shí)鐘的分頻、倍頻以及相移設(shè)計(jì)，但是，對(duì)于時(shí)鐘要求不太嚴(yán)格的設(shè)計(jì)，通過自主設(shè)計(jì)進(jìn)行時(shí)鐘分頻的實(shí)現(xiàn)方法仍然非常流行。首先這種方法可以節(jié)省鎖相環(huán)資源，再者，這種方式只消耗不多的邏輯單元就可以達(dá)到對(duì)時(shí)鐘操作的目的。 1 整數(shù)分頻器的設(shè)計(jì) 1.1 偶數(shù)倍分頻　　偶數(shù)分頻器的實(shí)現(xiàn)非常簡(jiǎn)單，通過計(jì)數(shù)器計(jì)數(shù)就完全可以實(shí)現(xiàn)。如進(jìn)行N倍偶數(shù)分頻，就可以通過由待
關(guān)鍵字：嵌入式系統(tǒng) 單片機(jī) FPGA 嵌入式

基于DSP的數(shù)碼相機(jī)中的MPEG-4壓縮

雖然數(shù)碼相機(jī) (DSC) 投入市場(chǎng)僅幾年時(shí)間，但已經(jīng)使消費(fèi)類電子成像業(yè)發(fā)生了翻天覆地的變化。
關(guān)鍵字：壓縮 MPEG-4 數(shù)碼相機(jī) DSP 基于

基于FPGA的以太網(wǎng)視頻廣播接收系統(tǒng)的設(shè)計(jì)

本文介紹了一種實(shí)用的基于FPGA的以太網(wǎng)視頻廣播接收系統(tǒng)，由于采用了FPGA技術(shù)，使得系統(tǒng)結(jié)構(gòu)簡(jiǎn)單，可靠性高。
關(guān)鍵字： FPGA 以太網(wǎng) 視頻廣播接收系統(tǒng)

基于DSP的單相精密電源硬件設(shè)計(jì)

以TMS320V33為核心作為信號(hào)生成和處理元件，配以相應(yīng)的外圍電路完成幅度、頻率、相位的控制、報(bào)警、顯示等一系列功能。
關(guān)鍵字：硬件設(shè)計(jì) 電源精密 DSP 單相基于

基于FPGA系統(tǒng)易測(cè)試性的研究

引言　　現(xiàn)代科技對(duì)系統(tǒng)的可靠性提出了更高的要求，而FPGA技術(shù)在電子系統(tǒng)中應(yīng)用已經(jīng)非常廣泛，因此FPGA易測(cè)試性就變得很重要。要獲得的FPGA內(nèi)部信號(hào)十分有限、FPGA封裝和印刷電路板(PCB)電氣噪聲，這一切使得設(shè)計(jì)調(diào)試和檢驗(yàn)變成設(shè)計(jì)中最困難的一個(gè)流程。另一方面，當(dāng)前幾乎所有的像CPU、DSP、ASIC等高速芯片的總線，除了提供高速并行總線接口外，正迅速向高速串行接口的方向發(fā)展，F(xiàn)PGA也不例外。每一條物理鏈路的速度從600 Mbps到10 Gbps，高速I／O的測(cè)試和驗(yàn)證更成為傳統(tǒng)專注于FPG
關(guān)鍵字：嵌入式系統(tǒng) 單片機(jī) 測(cè)試測(cè)量 FPGA 測(cè)試測(cè)量

如何采用FPGA協(xié)處理器實(shí)現(xiàn)算法加速

本文主要研究了代碼加速和代碼轉(zhuǎn)換到硬件協(xié)處理器的方法。
關(guān)鍵字： FPGA 協(xié)處理器算法

杭州晟元推出基于DSP的指紋識(shí)別芯片

杭州晟元芯片技術(shù)有限公司利用其在圖像處理和指紋識(shí)別領(lǐng)域的先進(jìn)技術(shù)推出了一款高性能DSP控制器――PS1802全內(nèi)置DSP-SOC芯片。該芯片典型工作頻率為120Hz，峰值處理能力高達(dá)480MIPS，內(nèi)嵌156KBRAM及96KBROM，外圍接口豐富包括USB、UART、SPI、I2C等，峰值功耗低于150mW，采用64LQFP封裝，廣泛應(yīng)用于工業(yè)控制、圖像處理等領(lǐng)域，非常適合于指紋生物識(shí)別，并獲得多項(xiàng)國(guó)家發(fā)明專利。 &nb
關(guān)鍵字：嵌入式系統(tǒng) 單片機(jī) DSP 指紋識(shí)別芯片嵌入式

基于FPGA的UARTl6550的設(shè)計(jì)

1 引言　　UART(Universal Asynchronous Receiver/Transmitter，通用異步收發(fā)器)是用于控制CPU與串行設(shè)備通信的芯片，將由CPU傳送過來的并行數(shù)據(jù)轉(zhuǎn)換為輸出的串行數(shù)據(jù)流。將系統(tǒng)外部來的串行數(shù)據(jù)轉(zhuǎn)換為字節(jié)，供系統(tǒng)內(nèi)部使用并行數(shù)據(jù)的器件使用。他可以在輸出的串行數(shù)據(jù)流中加人奇偶校驗(yàn)位和啟停標(biāo)記，并對(duì)從外部接收的數(shù)據(jù)流進(jìn)行奇偶校驗(yàn)以及刪除啟停標(biāo)記。常見UART主要有INS8250，PC16450和PCI6550，其中16550發(fā)送和接收都帶有16 B的FIFO
關(guān)鍵字：嵌入式系統(tǒng) 單片機(jī) FPGA UARTl6550 嵌入式

基于DSP的SPWM直接面積等效算法的分析與實(shí)現(xiàn)

變頻技術(shù)作為現(xiàn)代電力電子的核心技術(shù),集現(xiàn)代電子、信息和智能技術(shù)于一體。針對(duì)工頻(我國(guó)為50 Hz)并非是所有用電設(shè)備的最佳工作頻率，因而導(dǎo)致許多設(shè)備長(zhǎng)期處于低效率、低功率因數(shù)運(yùn)行的現(xiàn)狀,變頻控制提供了一種成熟、應(yīng)用面廣的高效節(jié)能新技術(shù)。　　而SPWM（正弦波脈寬調(diào)制）波的產(chǎn)生和控制則是變頻技術(shù)的核心之一。開始的SPWM生成技術(shù)是采用模擬電路構(gòu)成三角波和正弦波發(fā)生電路，用比較器來確定他們的交點(diǎn)。這種方法電路復(fù)雜，精度較差，早已淘汰。后來人們采用單片機(jī)和微機(jī)生成SPWM波，但受硬件計(jì)算速度和算法計(jì)算量的
關(guān)鍵字：嵌入式系統(tǒng) 單片機(jī) DSP SPWM 嵌入式