采用FPGA的圖像采集卡的設計

　　現代化生產和科學研究對視頻圖像采集系統的要求日益提高。傳統的圖像采集卡速度慢、處理功能簡單、采用分立元件、電路非常復雜；而且可靠性差、不易調試、不能很好地滿足特殊要求。FPGA(現場可編程門陣列)是專用集成電路中集成度最高的一種，用戶可對FPGA內部的邏輯模塊和I／O模塊重新配置，以實現用戶所需邏輯功能。用戶對FPGA的編程數據放入芯片，通過上電加載到FPGA中，對其進行初始化；也可在線對其編程，實現系統在線重構。基于FPGA技術的圖像采集主要是通過集成的FPGA開發板，使用軟件編程把圖像的采集控制程序寫人FPGA開發板的芯片上，通過仿真技術來進行圖像的采集處理分析。通過這種方式，便于及時地發現設計中的錯誤，從而有效地縮短研發時間。

系統的組成及基本原理

　　該圖像采集系統主要由模擬視頻信號解碼模塊、IIC控制接口模塊采樣控制模塊、SDRAM存儲控制模塊組成，系統框架如圖1所示。

　
 
　　SAA7113H芯片把從CCD采集來的模擬視頻信號轉化成YUV=422格式的數字圖像信號。這些信號在同步脈沖的作用下進入采集控制器。采樣控制器在奇偶場控制信號下把圖像信息存人SDRAM中。該系統可以實現由隔行掃描圖像到逐行圖像的轉化及存儲。
模擬視頻信號解碼

　　由于SAA7113H 芯片具有IIC接口，該模塊則通過IIC總線來配置SAA7113H初始化的信息。工作涉及SAA7113H的初始化字的配置、工作方式的配置；行同步開始和結束標志位、確定亮度、色度、飽和度的大小以及輸出圖像數據信號的格式。

IIC控制接口模塊

　　IIC模塊作為SAA7113H寄存器初始酣置的整體控制模塊，具體可以分成IIC_cmd和數據傳輸兩個模塊，如同2所示。IIC_cmd模塊為純組合邏輯電路，完成信號的發送控制任務，配合rom_data[7.0]和 rom_addr[7.0]信號完成數據的尋址與存人等工作；而數據傳輸模塊主要和IIC_cmd模塊一起組合成IIC的數據控制寫入模塊，它上要負責對IIC_cmd模塊的輸出信號進行緩存，并在其輸出端輸IIC總線的串行數據SDA以及IIC總線的串行時鐘信號SCL。

　
 
采樣控制模塊

　　采樣控制器模塊如圖3所示。模塊在Verilog編程語言的控制下，把SAA7113H輸出的一幀灰度數字視頻圖像數據進行奇偶場的分開存儲，達到隔行到逐行的圖像轉換，與此同時，通過控制行采集數和列采集數，滿足720