首頁  資訊  商機   下載  拆解   高校  招聘   雜志  會展  EETV  百科   問答  電路圖  工程師手冊   Datasheet  100例   活動中心  E周刊閱讀   樣片申請
        EEPW首頁 >> 主題列表 >> active-hdl

        active-hdl 文章 進入active-hdl技術社區

        Verilog HDL設計自動數據采集系統

        • 隨著數字時代的到來,數字技術的應用已經滲透到了人類生活的各個方面。數字系統發展在很大程度上得益于器件和集成技術的發展,著名的摩爾定律(Moores Law)的預言也在集成電路的發展過程中被印證了,數字系統的設計理
        • 關鍵字: Verilog  HDL  自動  數據采集系統    

        基于Verilog HDL語言的CAN總線控制器設計及驗證

        • 摘要:在此利用Verilog HDL設計了一款CAN總線控制器,首先根據協議把整個CAN總線控制器劃分為接口邏輯管理、寄存器邏輯和CAN核心模塊3個模塊,然后用Verilog HDL硬件描述語言設計了各個功能模塊,并使用Modelsim軟件
        • 關鍵字: 控制器  設計  驗證  總線  CAN  Verilog  HDL  語言  基于  

        MATHWORKS推出基于MATLAB生成HDL代碼的產品

        • MathWorks近日宣布推出HDL Coder,該產品支持MATLAB 自動生成 HDL 代碼,允許工程師利用廣泛應用的 MATLAB 語言實現 FPGA 和 ASIC 設計。MathWorks還宣布推出了HDL Verifier,該產品包含用于測試 FPGA 和 ASIC 設計的 FPGA 硬件在環功能。有了這兩個產品,MathWorks現在可提供利用 MATLAB 和 Simulink 進行 HDL 代碼生成和驗證的能力。
        • 關鍵字: MathWorks  FPGA  HDL  

        有限增益帶寬積補償及對active-RC濾波器Q值的影響

        • 文章從數學上分析了運算放大器的有限增益帶寬積對active-RC濾波器Q值的影響,得出了濾波器Q值升高的結論,并且 ...
        • 關鍵字: 有限增益  帶寬  active-RC  濾波器  Q值  

        基于XCR3032的大容量FLASH存儲器接口設計

        • 摘要:提出一種使用Xilinx公司生產的低功耗CPLD芯片XCR3032來實現微控制器與大容量FLASH存儲器相接口的...
        • 關鍵字: XCR3032  FLASH存儲器  K9K1G08U0M  Verilog  HDL  

        學習FPGA應注意的問題

        • FPGA的基礎就是數字電路和HDL語言,想學好FPGA的人,建議床頭都有一本數字電路的書,不管是哪個版本的,這個是基礎,多了解也有助于形成硬件設計的思想。在語言方面,建議初學者學習Verilog語言,VHDL語言語法規范嚴格,調試起來很慢,Verilog語言容易上手,而且,一般大型企業都是用Verilog語言。
        • 關鍵字: 賽靈思  FPGA  HDL  

        基于Verilog HDL的I2C總線分析器

        • 提出了采用VerilogHDL設計I2C總線分析器的方法,該I2C總線分析器支持三種不同的工作模式:被動、主機和從...
        • 關鍵字: Verilog  HDL  I2C總線分析器  

        奧地利推出新款主動降噪芯片

        • 全球領先的高性能模擬IC設計者及制造商奧地利微電子公司今日宣布新增兩款新品,豐富其主動降噪(Active Noise Cancelling)芯片產品系列,改善喧鬧環境中的音質效果。AS3400和AS3420都具有最低的電源供給需求,與其他ANC解決方案相比,電池的使用壽命至少延長20%之多。產品極具競爭力,通過10 dB的正向信噪比,無論環境如何,都能改善音頻效果,增加有線或無線單聲道通訊耳機的清晰度。
        • 關鍵字: 奧地利  Active Noise Cancelling  AS3400  AS3420  

        運算放大器的有限增益帶寬積對active-RC濾波器Q值

        • 摘要:文章從數學上分析了運算放大器的有限增益帶寬積對active-RC濾波器Q值的影響,得出了濾波器Q值升高的結論,并且研究了濾波器Q值升高的補償方法。我們對5階低通濾波器的Biquad引入補償電容Cm的前后進行仿真對比
        • 關鍵字: active-RC  運算放大器  Q值  濾波器    

        Verilog HDL阻塞屬性探究及其應用

        • Verilog HDL中,有兩種過程賦值方式,即阻塞賦值(blocking)和非阻塞賦值(nonblocking)。阻塞賦值執行時,RHS(right hand statement)估值與更新LHS(left hand statement)值一次執行完成,計算完畢,立即更新。在執行時
        • 關鍵字: Verilog  HDL  阻塞屬性    

        基于Verilog HDL濾波器的設計

        •  現代計算機和通信系統中廣泛采用數字信號處理的技術和方法,其基本思路是先把信號用一系列的數字來表示,然后對這些數字信號進行各種快速的數學運算。其目的是多種多樣的,有的是為了加密,有的是為了去掉噪聲等無
        • 關鍵字: 設計  濾波器  HDL  Verilog  基于  

        ST-BUS總線接口模塊的Verilog HDL設計

        • ST-BUS總線接口模塊的Verilog HDL設計,ST-BUS是廣泛應用于E1通信設備內部的一種模塊間通信總線。結合某專用通信系統E1接口轉換板的設計,本文對ST-BUS總線進行了介紹,討論了ST-BUS總線接口收發模塊的設計方法,給出了Verilog HDL實現和模塊的時序仿真圖。
        • 關鍵字: HDL  設計  Verilog  模塊  總線  接口  ST-BUS  

        PLD/FPGA硬件語言設計verilog HDL

        • PLD/FPGA硬件語言設計verilog HDL,HDL概述  隨著EDA技術的發展,使用硬件語言設計PLD/FPGA成為一種趨勢。目前最主要的硬件描述語言是VHDL和verilog HDL及System Verilog。 VHDL發展的較早,語法嚴格;而Verilog HDL是在C語言的基礎上發展起來的一種硬
        • 關鍵字: verilog  HDL  設計  語言  硬件  PLD/FPGA  

        Verilog HDL與VHDL及FPGA的比較分析

        • Verilog HDL與VHDL及FPGA的比較分析, Verilog HDL  優點:類似C語言,上手容易,靈活。大小寫敏感。在寫激勵和建模方面有優勢。  缺點:很多錯誤在編譯的時候不能被發現。  VHDL  優點:語法嚴謹,層次結構清晰。  缺點:熟悉時間長,不夠靈
        • 關鍵字: 比較  分析  FPGA  VHDL  HDL  Verilog  
        共106條 6/8 |‹ « 1 2 3 4 5 6 7 8 »
        關于我們 - 廣告服務 - 企業會員服務 - 網站地圖 - 聯系我們 - 征稿 - 友情鏈接 - 手機EEPW
        Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
        《電子產品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
        備案 京ICP備12027778號-2 北京市公安局備案:1101082052    京公網安備11010802012473
        主站蜘蛛池模板: 霍山县| 阿拉善左旗| 枞阳县| 贡山| 潮州市| 当阳市| 桃园市| 和硕县| 株洲市| 五家渠市| 桐庐县| 邵阳市| 云林县| 寻甸| 额敏县| 洮南市| 龙江县| 五寨县| 乐亭县| 平谷区| 高台县| 六盘水市| 大新县| 德保县| 南靖县| 绥中县| 曲周县| 合江县| 沭阳县| 华池县| 延津县| 高雄市| 夏邑县| 邢台县| 东明县| 洪雅县| 手游| 恩施市| 南川市| 和顺县| 镇江市|