首頁  資訊  商機   下載  拆解   高校  招聘   雜志  會展  EETV  百科   問答  電路圖  工程師手冊   Datasheet  100例   活動中心  E周刊閱讀   樣片申請
        EEPW首頁 >> 主題列表 >> active-hdl

        active-hdl 文章 進入active-hdl技術社區

        Verilog HDL基礎教程之:實例5 交通燈控制器

        • 實例的內容及目標 1.實例的主要訓練內容本實例通過Verilog HDL語言設計一個簡易的交通等控制器,實現一個具有兩個方向、共8個燈并具有時間倒計時功能的交通燈功能。2.實例目標通過本實例,讀者應達到下面的目標。掌握
        • 關鍵字: Verilog  HDL  基礎教程  實例    

        Verilog HDL基礎j教程之:程序基本結構

        • Verilog HDL是一種用于數字邏輯電路設計的語言。用Verilog HDL描述的電路設計就是該電路的Verilog HDL模型。Verilog HDL既是一種行為描述的語言,也是一種結構描述的語言。也就是說,既可以用電路的功能描述,也可
        • 關鍵字: Verilog  HDL  基礎  程序    

        Verilog HDL基礎教程之:實例4 PS/2接口控制

        • 實例的內容及目標1.實例的主要內容本實例通過Verilog編程實現在紅色颶風II代Xilinx開發板上面實現對鍵盤、LCD、RS-232等接口或者器件進行控制,將有鍵盤輸入的數據在LCD上面顯示出來,或者通過RS-232在PC機上的超級
        • 關鍵字: Verilog  HDL  PS  基礎教程    

        Verilog HDL基礎教程之:組合邏輯電路的實現

        • 數字邏輯電路分為兩種,分別是組合邏輯與時序邏輯。(1)組合邏輯:輸出只是當前輸入邏輯電平的函數(有延時),與電路的原始狀態無關的邏輯電路。也就是說,當輸入信號中的任何一個發生變化時,輸出都有可能會根據其變化
        • 關鍵字: Verilog  HDL  基礎教程  組合邏輯電路    

        Verilog HDL與C語言的區別與聯系詳解

        • 數字電路設計工程師一般都學習過編程語言、數字邏輯基礎、各種EDA軟件工具的使用。就編程語言而言,國內外大多數學校都以C語言為標準,只有少部分學校使用Pascal 和Fortran。算法的描述和驗證常用C語言來做。例如要
        • 關鍵字: Verilog  HDL  C語言  詳解    

        Verilog HDL獨家程序設計經驗分享

        • 對于Verilog HDL的初學者,經常會對語法中的幾個容易混淆的地方產生困惑。下面列出幾個常見問題和解決它們的小竅門。1.“=”和“=”的區分方法前面的內容已經從原理上解釋了阻塞(=)和非阻塞(=
        • 關鍵字: Verilog  HDL    程序設計    

        Verilog HDL基礎教程之:程序基本結構

        • Verilog HDL是一種用于數字邏輯電路設計的語言。用Verilog HDL描述的電路設計就是該電路的Verilog HDL模型。Verilog HDL既是一種行為描述的語言,也是一種結構描述的語言。也就是說,既可以用電路的功能描述,也可以
        • 關鍵字: Verilog  HDL  基礎教程  程序    

        玩轉FPGA必備基礎

        • 通過論壇里如火如荼的FPGA DIY活動就能看出來FPGA必然是現今的技術熱點之一。無論學生還是工程師都希望跨進FPGA的大門。網絡上各種開發板、培訓班更是多如牛毛,仿佛在告訴你不懂FPGA你就OUT啦。那么我們要玩轉FPGA必須具備哪些基礎知識呢?下面我們慢慢道來。
        • 關鍵字: FPGA  HDL  Altera  Xilinx  DIY  

        U盤SoC的設計與實現

        • 設計和實現了U盤SoC。本系統包括USB CORE和已驗證過的CPU核、Nandflash、UDC_Control等模塊,模塊間通過總線進行通信。其中USB CORE為本文設計的重點,用Verilog HDL語言實現,同時并為此設計搭建了功能完備的Modelsim仿真環境,進行了仿真驗證。
        • 關鍵字: U盤  片上系統  USB  Verilog HDL  

        電路設計模塊化與設計重利用

        • 摘要:本文主要介紹了在Cadence Board Design System上實現電路設計模塊化與設計重利用的設計方法。
          關鍵詞:Cadence Concept—HDL;原理圖;子電路;模塊化;層次化

          隨著電路設計復雜程度的增加,設計
        • 關鍵字: Cadence Concept&mdash  HDL  原理圖  子電路  模塊化  層次化  

        市場嬗變 模擬IC廠商轉戰空白點

        •   對于模擬IC玩家而言,如今在市場的“吆喝”只圍繞核心芯片之際,并且利潤只集中在金字塔尖的廠商之中后,尋求新的增長點以及轉型升級成為必然的選擇。正如(Active-Semi)技領半導體公司執行副總裁王許成所言,IC業新的商業模式、新的芯片架構很難再出現,單純的產品升級沒有太大出路。只是各家廠商都有自身的基因和利器,如何在固有優勢之上進一步將其“發揚光大”,考驗的是廠商持續的應變力和創新力。   節能市場深具潛力   目前綠色節能應用中均依賴于MCU來管
        • 關鍵字: Active-Semi  模擬IC  MCU  

        8位無符號數乘法運算HDL設計實例

        • 原理分析 加減乘除是運算的基礎,也是我們在小學課堂里的重點必修課。乘除運算雖然對于我們今天來說還是小菜一碟,讓計算機做起來也是九牛一毛不足掛齒,但是要真探究一下計算機是如何完乘除運算的,可還真有
        • 關鍵字: HDL  8位  符號  乘法運算    

        Verilog HDL語言在FPGA/CPLD開發中的應用

        • 1 引言近30年來,由于微電子學和計算機科學的迅速發展,給EDA(電子設計自動化)行業帶來了巨大的變化。特別是進入20世紀90年代后,電子系統已經從電路板級系統集成發展成為包括ASIC、FPGA和嵌入系統的多種模式。可以說
        • 關鍵字: Verilog  FPGA  CPLD  HDL    

        基于Verilog HDL語言的32X8 FIFO設計

        • 摘要:介紹了FIFO的基本概念、設計方法和步驟,采用了一種新穎的讀、寫地址寄存器和雙體存儲器的交替讀、寫機制,實現了FIFO的基本功能,同時使本32X8 FIFO擁有可同時讀、寫的能力,完全基于Verilog HDL語言實現了電路功能
        • 關鍵字: Verilog  32X8  FIFO  HDL    

        基于Verilog HDL語言的CAN總線控制器設計及驗證

        • 摘要:在此利用VerilogHDL設計了一款CAN總線控制器,首先根據協議把整個CAN總線控制器劃分為接口邏輯管理、寄...
        • 關鍵字: CAN總線  控制器  FPGA  Verilog  HDL  
        共106條 5/8 |‹ « 1 2 3 4 5 6 7 8 »
        關于我們 - 廣告服務 - 企業會員服務 - 網站地圖 - 聯系我們 - 征稿 - 友情鏈接 - 手機EEPW
        Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
        《電子產品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
        備案 京ICP備12027778號-2 北京市公安局備案:1101082052    京公網安備11010802012473
        主站蜘蛛池模板: 泾源县| 永兴县| 昌黎县| 兴国县| 阳高县| 陕西省| 正镶白旗| 墨脱县| 高唐县| 安阳市| 高陵县| 剑川县| 阜平县| 南安市| 福安市| 涟源市| 仪陇县| 常宁市| 鹤峰县| 定陶县| 新昌县| 九江市| 莱西市| 临江市| 维西| 湘阴县| 靖江市| 巴楚县| 乌什县| 弥渡县| 永吉县| 定安县| 综艺| 依安县| 云南省| 察哈| 吉林省| 磐石市| 海门市| 嘉善县| 兴宁市|