active-hdl 文章 進入active-hdl技術社區
實驗17：分頻器
- 實驗目的（1）熟悉和掌握FPGA開發流程和Lattice Diamond軟件使用方法；（2）通過實驗理解和掌握分頻器原理；（3）學習用Verilog HDL行為級描述時序邏輯電路。實驗任務設計一個任意整數分頻器。實驗原理時鐘信號的處理是FPGA的特色之一，因此分頻器也是FPGA設計中使用頻率非常高的基本設計之一。一般在FPGA中都有集成的鎖相環可以實現各種時鐘的分頻和倍頻設計，但是通過語言設計進行時鐘分頻是最基本的訓練，在對時鐘要求不高的設計時也能節省鎖相環資源。在本實驗中我們將實現任意整數的分頻器，分頻
- 關鍵字： 分頻器 FPGA Lattice Diamond Verilog HDL
實驗16：扭環形計數器
- 實驗目的（1）熟悉和掌握FPGA開發流程和Lattice Diamond軟件使用方法；（2）通過實驗理解和掌握扭環形計數器原理；（3）學習用Verilog HDL行為級描述時序邏輯電路。實驗任務設計一個右移扭環形計數器。實驗原理將移位寄存器的輸出非q0連接到觸發器q3的輸入，這樣就構成了一個扭環形計數器。初始化復位時，給q0一個初值0000，則在循環過程中依次為：000010001100111011110111001100010000。Verilog HDL建模描述用行為級描述右移扭環形計數器程序清單tw
- 關鍵字： 扭環形計數器 FPGA Lattice Diamond Verilog HDL
實驗15：環形計數器
- 實驗目的（1）熟悉和掌握FPGA開發流程和Lattice Diamond軟件使用方法；（2）通過實驗理解和掌握環形計數器原理；（3）學習用Verilog HDL行為級描述時序邏輯電路。實驗任務設計一個4位右循環一個1的環形計數器。實驗原理將移位寄存器的輸出q0連接到觸發器q3的輸入，并且在這4個觸發器中只有一個輸出為1，另外3個為0，這樣就構成了一個環形計數器。初始化復位時，給q0一個置位信號，則唯一的1將在環形計數器中循環移位，每4個時鐘同期輸出一個高電平脈沖。Verilog HDL建模描述用行為級描述
- 關鍵字： 環形計數器 FPGA Lattice Diamond Verilog HDL
實驗14：移位寄存器
- 實驗目的（1）熟悉和掌握FPGA開發流程和Lattice Diamond軟件使用方法；（2）通過實驗理解和掌握移位寄存器原理；（3）學習用Verilog HDL行為級描述時序邏輯電路。實驗任務本實驗的任務是設計一個7位右移并行輸入、串行輸出的移位寄存器。實驗原理如果將多個觸發器級聯就構成一個多位的移位寄存器，如下圖所示，是以4位移位寄存器為例的邏輯電路圖，其中的LD/SHIFT是一個置數/移位控制信號。當LD/SHIFT為1時，在CP作用下，從輸入端A、B、C、D并行接收數據；當LD/SHIFT為0時，在
- 關鍵字： 移位寄存器 FPGA Lattice Diamond Verilog HDL
實驗13：JK觸發器
- 實驗目的（1）熟悉和掌握FPGA開發流程和Lattice Diamond軟件使用方法；（2）通過實驗理解和掌握JK觸發器原理；（3）學習用Verilog HDL語言行為機描述方法描述JK觸發器電路。實驗任務本實驗的任務是設計一個JK觸發器實驗原理帶使能端RS鎖存器的輸入端R=S=1時，鎖存器的次態不確定，這一因素限制了其應用。為了解決這個問題，根據雙穩態元件兩個輸出端互補的特點，用Q和非Q反饋控制輸入信號，并用J代替S,用K代替R,構成了J-K鎖存器。Verilog HDL建模描述用行為級描述實現的帶異步
- 關鍵字： JK觸發器 FPGA Lattice Diamond Verilog HDL
實驗12：邊沿觸發的D觸發器
- 實驗目的（1）熟悉和掌握FPGA開發流程和Lattice Diamond軟件使用方法；（2）通過實驗理解和掌握D觸發器原理；（3）學習用Verilog HDL語言行為機描述方法描述D觸發器電路。實驗任務本實驗的任務是描述一個帶有邊沿觸發的同步D觸發器電路，并通過STEP FPGA開發板的12MHz晶振作為觸發器時鐘信號clk，撥碼開關的狀態作為觸發器輸入信號d，觸發器的輸出信號q和~q，用來分別驅動開發板上的LED，在clk上升沿的驅動下，當撥碼開關狀態變化時LED狀態發生相應變化。實驗原理從D觸發器的特
- 關鍵字： D觸發器 FPGA Lattice Diamond Verilog HDL
實驗11：RS觸發器
- 實驗目的（1）熟悉和掌握FPGA開發流程和Lattice Diamond軟件使用方法；（2）通過實驗理解和掌握RS觸發器原理；（3）學習用Verilog HDL語言行為級描述方法描述RS觸發器電路。實驗任務本實驗的任務是描述一個RS觸發器電路，并通過STEP FPGA開發板的12MHz晶振作為觸發器時鐘信號clk，撥碼開關的狀態作為觸發器輸入信號S,R，觸發器的輸出信號Q和非Q，用來分別驅動開發板上的LED，在clk上升沿的驅動下，當撥碼開關狀態變化時LED狀態發生相應變化。實驗原理基本RS觸發器可以由兩
- 關鍵字： RS觸發器 FPGA Lattice Diamond Verilog HDL
實驗10：七段數碼管
- 1. 實驗目的（1）熟悉和掌握FPGA開發流程和Lattice Diamond軟件使用方法；（2）通過實驗理解和掌握數碼管驅動；（3）學習用Verilog HDL描述數碼管驅動電路。2. 實驗任務在數碼管上顯示數字。3. 實驗原理數碼管是工程設計中使用很廣的一種顯示輸出器件。一個7段數碼管（如果包括右下的小點可以認為是8段）分別由a、b、c、d、e、f、g位段和表示小數點的dp位段組成。實際是由8個LED燈組成的，控制每個LED的點亮或熄滅實現數字顯示。通常數碼管分為共陽極數碼管和共陰極數碼管，結構如下圖
- 關鍵字： 七段數碼管 FPGA Lattice Diamond Verilog HDL
安森美半導體NCP1568D Active Clamp IC+NCP51530+NCP4308+FUSB3307應用于45W PoE to USB PD 電源
- 本方案介紹了用于乙太網供電到USB-PD應用的45 W通用輸入5 V，9 V，15 V和20 V輸出評估板，特色是使用安森美半導體的NCP1568D PWM控制器的主動箝位返馳式拓撲，搭配NCP51530半橋驅動器及NCP4308同步整流控制器與FUSB3307 USB-PD控制器，實現經由PoE兼容的DC/DC輸入電壓（37V–57V）搭配NCP1568D與FUSB3307元件輸出標準的USB-PD輸出規格，可應用在廣泛的USB-PD裝置的充電需求上。該方案將NCP1568和NCP51530用于主動箝位
- 關鍵字： 安森美 NCP1568D Active Clamp NCP51530 NCP4308 FUSB3307 PoE PD USB
傳三星Galaxy Watch Active 2將搭載可觸控表圈
- 這段時間有爆料稱三星將會在8月7日的Galaxy新品發布會上同時推出新一代Galaxy Watch Active設備。近日，外媒最新消息顯示三星將會為Galaxy Watch Active 2代配備一個可觸控的表圈。三星 Galaxy Watch2產品綜述|圖片(1)|參數|報價|點評網曝三星Galaxy Watch?Active 2將支持表圈觸控據外媒報道，用戶通過這種可觸控的表圈可以便捷的對設備的進行放大、縮小，控制音量，上下瀏覽頁面以及點擊確認等操作，可以補足一些因設備屏幕尺寸過小而造成的
- 關鍵字： 三星 Galaxy Watch Active 2
Qorvo? 即將收購 Active-Semi International
- 此次收購將會增加面向互補性高增長應用的高度差異化模擬/混合信號功率解決方案 為 5G、工業、數據中心、汽車和智能家居業務增長創造新機會 使 QORVO 的潛在市場規模擴大 30 億美元以上 預計在收購后第一年實現根據非公認會計準則計算的毛利率和每股盈利增加
- 關鍵字： Qorvo 收購 Active-Semi International Inc
active-hdl介紹
您好，目前還沒有人創建詞條active-hdl!
歡迎您創建該詞條，闡述對active-hdl的理解，并與今后在此搜索active-hdl的朋友們分享。 創建詞條
歡迎您創建該詞條，闡述對active-hdl的理解，并與今后在此搜索active-hdl的朋友們分享。 創建詞條
active-hdl相關帖子
active-hdl資料下載
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網安備11010802012473