soc設計 文章 進入soc設計技術社區(qū)
芯原推出業(yè)界領先的車規(guī)級智慧駕駛SoC設計平臺
- 芯原股份近日宣布其車規(guī)級高性能智慧駕駛系統(tǒng)級芯片（SoC）設計平臺已完成驗證，并在客戶項目上成功實施。基于芯原的芯片設計平臺即服務（Silicon Platform as a Service, SiPaaS）業(yè)務模式，該平臺可為自動駕駛、智能駕駛輔助系統(tǒng)（ADAS）等高性能計算需求提供強大的技術支持。芯原的芯片設計流程已獲得ISO 26262汽車功能安全管理體系認證，可從芯片和IP的設計實現(xiàn)、軟件開發(fā)等方面，為全球客戶滿足功能安全要求的車載芯片提供一站式定制服務。結合公司自有的豐富的車規(guī)級IP組合，以及完
- 關鍵字： 芯原 智慧駕駛 SoC設計
適合汽車應用的低功耗藍牙SoC設計
- 限制電動汽車 （EV） 續(xù)航里程的因素之一涉及汽車的重量，由于主要由于電池，汽車的重量通常比內(nèi)燃機汽車重 20% 到 30%。但是，其他元素也會影響 EV 的總重量，例如布線。一輛電動汽車中需要多達 70 個不同的傳感器電線，加起來就有好幾公斤。藍牙可以通過無線傳感器替換這些電線，從而為車輛減輕數(shù)公斤的重量。當然，這有助于提高續(xù)航里程。一個例子是胎壓監(jiān)測系統(tǒng) （TPMS）。本質(zhì)上，TPMS 有兩種類型：直接 TPMS （dTPMS） 和間接 TPMS （iTPMS）。在 dTPMS 中，輪胎壓力
- 關鍵字： 汽車應用 低功耗藍牙 SoC設計 瑞薩 DA14533
Conformal AI Studio可將SoC設計師的效率提升10倍
- 隨著 SoC 設計日益復雜，形式等效性檢查面臨更大挑戰(zhàn)。為此，Cadence 推出了 Conformal AI Studio——一套全新的邏輯等效性檢查（LEC）、自動化ECO（Conformal ECO）和低功耗靜態(tài)簽核解決方案。Conformal AI Studio 結合人工智能和機器學習（AI/ML）技術，可直接滿足現(xiàn)代 SoC 團隊日益增長的生產(chǎn)力需求。其核心引擎經(jīng)加速優(yōu)化，包括分布式低功耗引擎（支持對擁有數(shù)十億實例的設計進行全芯片功耗簽核）、全新算法創(chuàng)新以及面向 LEC 和 ECO 解決方案的簡
- 關鍵字： Conformal AI Studio SoC設計 Cadence
基于Wujian100多功能電機控制系統(tǒng)的研究*
- *本項目獲得“2020年全國大學生集成電路創(chuàng)新創(chuàng)業(yè)大賽”“平頭哥杯”二等獎。
- 關鍵字： 電機控制 SoC設計 神經(jīng)網(wǎng)絡PID 傳感器 物聯(lián)網(wǎng) 202101
動態(tài)功率估算已達SoC設計限制
- FinFET預計可減少多達90%的靜態(tài)泄漏電流，并且僅使用等效平面晶體管50%的動態(tài)功率。與平面等效晶體管相比，F(xiàn)inFET晶體管在同等功耗下運行速度更快，或
- 關鍵字： 動態(tài)功率估算 SOC設計 EDA驗證工具 半導體
SoC生產(chǎn)導向設計測試流程法應對測試成本和批量生產(chǎn)時間的雙重挑戰(zhàn)
- 廠商們將更廣泛地研究新方法，這些新方法通過在設計和測試之間的有效平衡，提供了一個更有效地從事SoC設計、生產(chǎn)和測試的方案，并能夠同時做到減少其生產(chǎn)時間和測試費用。
- 關鍵字： SOC設計 測試成本 高密度生產(chǎn)技術
RVM驗證方法學在SoC芯片驗證中的應用
- 隨著SoC設計日趨復雜，驗證成為SoC設計過程中最關鍵的環(huán)節(jié)。本文介紹了Synopsys的RVM驗證方法學，采用Vera硬件驗證工具以及OpenVera驗證語言建立目標模型環(huán)境，自動生成激勵，完成自核對測試、覆蓋率分析等工作。通過建立層次化的可重用性驗證平臺，大大提高了驗證工程師的工作效率。文中以一個SIMC功能模塊的驗證為例，詳細介紹了RVM驗證方法學在SoC芯片驗證中的應用。
- 關鍵字： OpenVera驗證語言 RVM驗證方法學 SOC設計
用于SOC的SPI接口設計與驗證
- 摘要：給出了一個可用于SoC設計的SPI接口IP核的RTL設計與功能仿真。采用AMBA 2.0總線標準來實現(xiàn)SPI接口在外部設備和內(nèi)部系統(tǒng)之間進行通信，在數(shù)據(jù)傳輸部分，摒棄傳統(tǒng)的需要一個專門的移位傳輸寄存器實現(xiàn)串/并轉換的
- 關鍵字： SPI協(xié)議 AMBA總線 SOC設計 數(shù)據(jù)傳輸
設計服務走前端 Synapse Design滿足SOC設計最佳化
- 隨著晶片設計愈趨困難，過去半導體產(chǎn)業(yè)興起了一個次產(chǎn)業(yè)為“設計服務”，其主要任務是要協(xié)助晶片業(yè)者減少設計時間與成本，以便在適當?shù)臅r間點推出產(chǎn)品來因應市場需求，這類業(yè)者當以臺灣的智原與創(chuàng)意電子等公司為代表，不過這類業(yè)務并非只是臺灣業(yè)者的專長，來自于美國的Synapse Design，成立于2003年，同樣也是扮演設計服務的角色，所服務的客戶與應用種類相當廣泛且多元。 左為Synapse Design營運長暨共同創(chuàng)辦人Devesh Gautam，右為Synapse Desi
- 關鍵字： SOC設計 晶片設計
大型SoC設計遇挑戰(zhàn) EDA產(chǎn)業(yè)迎來新變革
- 隨著新一代4G智能手機與連網(wǎng)裝置邁向多核心設計，系統(tǒng)單芯片(System-on-Chip;SoC)憑藉著晶圓廠新一代制程的加持，提供更寬廣的設計空間，讓設計工程團隊可在芯片中，根據(jù)不同的產(chǎn)品需求，將不同的數(shù)位/類比電路等多樣模組的硅智財(SiliconIntellectualProperty;IP)整合于單一個芯片上，使其具備更復雜與更完整系統(tǒng)功能。 SoC已經(jīng)一躍成為芯片設計業(yè)界的主流趨勢，而產(chǎn)品價值與競爭力則完全取決于復雜度、設計的可再用性，以及制程的良率。 今天IC設計工程團
- 關鍵字： SoC設計 EDA
利用8051內(nèi)核使SoC設計不再復雜的模擬仿真
- 1概述隨著集成電路工藝技術的發(fā)展和EDA設計水平的迅速提高，基于知識產(chǎn)權IP(IntellectualProperty)核進行系...
- 關鍵字： 8051內(nèi)核 SoC設計
soc設計介紹
您好，目前還沒有人創(chuàng)建詞條soc設計!
歡迎您創(chuàng)建該詞條，闡述對soc設計的理解，并與今后在此搜索soc設計的朋友們分享。 創(chuàng)建詞條
歡迎您創(chuàng)建該詞條，闡述對soc設計的理解，并與今后在此搜索soc設計的朋友們分享。 創(chuàng)建詞條
soc設計資料下載
關于我們 -
廣告服務 -
企業(yè)會員服務 -
網(wǎng)站地圖 -
聯(lián)系我們 -
征稿 -
友情鏈接 -
手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473