首頁  資訊  商機   下載  拆解   高校  招聘   雜志  會展  EETV  百科   問答  電路圖  工程師手冊   Datasheet  100例   活動中心  E周刊閱讀   樣片申請
        EEPW首頁 >> 主題列表 >> 賽靈思 以太網 有線網絡 智能

        賽靈思 以太網 有線網絡 智能 文章 最新資訊

        不可錯過的400Gbps以太網演示

        • 不可錯過的400Gbps以太網演示-在那里,毫無疑問你會駐足在賽靈思展位前(# 23)觀看一個基于賽靈思Virtex UltraScale VU095 FPGA評估板VCU109的Spirent 400G以太網測試系統,該系統連接四個100Gbps的住友電工 CFP4 LR4光模塊。
        • 關鍵字: 賽靈思  FPGA  光模塊  

        如何在芯片的PL上構建軟核處理器?

        • 如何在芯片的PL上構建軟核處理器?-到目前為止,我們已經在之前的文章中聊過Zynq SOC內部的 PS和PL,以及在Zynq SoC PS部分的ARM Cortex-A9處理器上運行的操作系統。但是有一個領域我們還沒有去探索過,那就是在芯片的PL上構建軟核處理器。
        • 關鍵字: MicroZed  賽靈思  

        System generator如何與MATLAB進行匹配?

        • System generator如何與MATLAB進行匹配?-system generator是xilinx公司的系統級建模工具,它是擴展mathworks公司的MATLAB下面的simulink平臺,添加了XILINX FPGA專用的一些模塊。加速簡化了FPGA的DSP系統級硬件設計。
        • 關鍵字: xilinx  賽靈思  MATLAB  

        使用VIVADO對7系列FPGA的高效設計心得

        • 使用VIVADO對7系列FPGA的高效設計心得-隨著xilinx公司進入20nm工藝,以堆疊的方式在可編程領域一路高歌猛進,與其配套的EDA工具——新一代高端FPGA設計軟件VIVADO也備受關注和飽受爭議。
        • 關鍵字: FPGA  VIVADO  賽靈思  

        ZYNQ器件的啟動配置方法

        • ZYNQ器件的啟動配置方法-無任是用CPU作為系統的主要器件,還是用FPGA作為系統的主要器件,系統設計中首先要考慮到的問題就是處理器的啟動加載問題。
        • 關鍵字: FPGA  XILINX  賽靈思  

        從可編程器件發展看FPGA未來趨勢

        • 從可編程器件發展看FPGA未來趨勢-可編程邏輯器件的發展歷史可編程邏輯器件的發展可以劃分為4個階段,即從20世紀70年代初到70年代中為第1段,20世紀70年代中到80年代中為第2階段,20世紀80年代到90年代末為第3階段,20世紀90年代末到目前為第4階段。
        • 關鍵字: FPGA  可編程器件  賽靈思  

        底層內嵌功能單元與軟核、硬核以及固核

        • 底層內嵌功能單元與軟核、硬核以及固核-內嵌功能模塊主要指DLL(Delay Locked Loop)、PLL(Phase Locked Loop)、DSP 等軟處理核(Soft Core)?,F在越來越豐富的內嵌功能單元,使得單片FPGA 成為了系統級的設計工具,使其具備了軟硬件聯合設計的能力,逐步向SOC 平臺過渡。
        • 關鍵字: FPGA  賽靈思  DLL  

        數字時鐘管理模塊與嵌入式塊RAM

        • 數字時鐘管理模塊與嵌入式塊RAM-業內大多數FPGA 均提供數字時鐘管理( 賽靈思公司的全部FPGA 均具有這種特性)。賽靈思公司推出最先進的FPGA 提供數字時鐘管理和相位環路鎖定。相位環路鎖定能夠提供精確的時鐘綜合,且能夠降低抖動,并實現過濾功能。
        • 關鍵字: 數字時鐘管理  FPGA  賽靈思  

        FPGA主要功能模塊介紹(1)

        • FPGA主要功能模塊介紹(1)-可編程輸入/ 輸出單元簡稱I/O 單元,是芯片與外界電路的接口部分,完成不同電氣特性下對輸入/ 輸出信號的驅動與匹配要求,其示意結構如圖2-4 所示。FPGA 內的I/O 按組分類,每組都能夠獨立地支持不同的I/O標準。
        • 關鍵字: FPGA  CLB  賽靈思  

        FPGA基本知識與發展趨勢(part2)

        • FPGA基本知識與發展趨勢(part2)-由于基于LUT 的FPGA 具有很高的集成度,其器件密度從數萬門到數千萬門不等,可以完成極其復雜的時序與邏輯組合邏輯電路功能,所以適用于高速、高密度的高端數字邏輯電路設計領域。
        • 關鍵字: FPGA  賽靈思  EPROM  

        FPGA實戰開發技巧(10)

        • FPGA實戰開發技巧(10)-串行Flash的特點是占用管腳比較少,作為系統的數據存貯非常合適,一般都是采用串行外設接口(SPI 總線接口)。Flash 存貯器與EEPROM根本不同的特征就是EEPROM可以按字節進行數據的改寫,而Flash只能先擦除一個區間,然后改寫其內容。
        • 關鍵字: FPGA  賽靈思  EEPROM  

        FPGA實戰開發技巧(9)

        • FPGA實戰開發技巧(9)-FPGA配置方式靈活多樣,根據芯片是否能夠自己主動加載配置數據分為主模式、從模式以及JTAG模式。典型的主模式都是加載片外非易失( 斷電不丟數據) 性存儲器中的配置比特流,配置所需的時鐘信號( 稱為CCLK) 由FPGA內部產生,且FPGA控制整個配置過程
        • 關鍵字: FPGA  賽靈思  JTAG  

        FPGA實戰開發技巧(8)

        • FPGA實戰開發技巧(8)-FPGA 設計的時序性能是由物理器件、用戶代碼設計以及EDA 軟件共同決定的,忽略了任何一方面的因素,都會對時序性能有很大的影響。本節主要給出大規模設計中,賽靈思物理器件和EDA 軟件的最優使用方案。
        • 關鍵字: FPGA  賽靈思  EDA  

        PC等儀器總線該如何選擇?

        • PC等儀器總線該如何選擇?-當您面對各種各樣的儀器連接總線時,可能會很難為自己的應用作出最合適的選擇。可以說每個總線都有各自的優勢和相應的優化技術。因此,請您先問問自己如下四個問題,比較一下最常見PC總線的功能選項,即可作出決定。
        • 關鍵字: 總線  usb  以太網  

        基于FPGA硬件加速的BittWare StreamSleuth對抗100Gbps

        • 基于FPGA硬件加速的BittWare StreamSleuth對抗100Gbps-在過去的三十年中,以太網已經發展成為所有行業的統一通信基礎架構。每天都有超過三百萬的以太網端口在部署,覆蓋從FE到100GbE的所有速度。
        • 關鍵字: FPGA  以太網  
        共2680條 18/179 |‹ « 16 17 18 19 20 21 22 23 24 25 » ›|

        賽靈思 以太網 有線網絡 智能介紹

        您好,目前還沒有人創建詞條賽靈思 以太網 有線網絡 智能!
        歡迎您創建該詞條,闡述對賽靈思 以太網 有線網絡 智能的理解,并與今后在此搜索賽靈思 以太網 有線網絡 智能的朋友們分享。    創建詞條

        熱門主題

        樹莓派    linux   
        關于我們 - 廣告服務 - 企業會員服務 - 網站地圖 - 聯系我們 - 征稿 - 友情鏈接 - 手機EEPW
        Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
        《電子產品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
        備案 京ICP備12027778號-2 北京市公安局備案:1101082052    京公網安備11010802012473
        主站蜘蛛池模板: 巢湖市| 思茅市| 彰武县| 乐清市| 股票| 美姑县| 建湖县| 阆中市| 新绛县| 永新县| 崇左市| 尉犁县| 乌鲁木齐市| 云和县| 青阳县| 社旗县| 莱州市| 赣榆县| 襄樊市| 灯塔市| 都安| 隆林| 茶陵县| 天台县| 曲周县| 静乐县| 乐至县| 清徐县| 仙游县| 灵台县| 蕲春县| 阿克陶县| 北流市| 孝义市| 五莲县| 昭觉县| 察哈| 长白| 静乐县| 镶黄旗| 蓬莱市|