首頁  資訊  商機   下載  拆解   高校  招聘   雜志  會展  EETV  百科   問答  電路圖  工程師手冊   Datasheet  100例   活動中心  E周刊閱讀   樣片申請
        EEPW首頁 >> 主題列表 >> 硬件描述語言(hdl)

        硬件描述語言(hdl) 文章 進入硬件描述語言(hdl)技術社區

        用硬件描述語言設計復雜數字電路的優點

        • 以前的數字邏輯電路及系統的規模的比較小而且簡單,用電路原理圖輸入法基本足夠了。但是一般工程師需要手工布線,需要熟悉器件的內部結構和外部引線特點,才能達到設計要求,這個工作量和設計周期都不是我們能想象的。現在設計要求的時間和周期都很短,用原理圖這個方法顯然就不符合實際了。
        • 關鍵字: Verilog  HDL  虛擬接口聯盟  

        基于CPLD/FPGA的出租車計費系統

        • 介紹了出租車計費器系統的組成及工作原理,簡述了在EDA平臺上用單片CPLD器件構成該數字系統的設計思想和實現過程。論述了車型調整模塊、計程模塊、計費模塊、譯碼動態掃描模塊等的設計方法與技巧。
        • 關鍵字: CPLD/PPGA  硬件描述語言  出租車計費器  MAX+PLUS軟件  數字系統  

        HDL語言種類

        • HDL 語言在國外有上百種。高等學校、科研單位、 EDA 公司都有自己的 HDL 語言。現選擇較有影響的作簡要介紹。
        • 關鍵字: HDL  VHDL  種類  

        Verilog HDL和VHDL的比較

        • 這兩種語言都是用于數字電子系統設計的硬件描述語言,而且都已經是 IEEE 的標準。 VHDL 1987 年成為標準,而 Verilog 是 1995 年才成為標準的。這個是因為 VHDL 是美國軍方組織開發的,而 Verilog 是一個公司的私有財產轉化而來的。為什么 Verilog 能成為 IEEE 標準呢?它一定有其優越性才行,所以說 Verilog 有更強的生命力。
        • 關鍵字: Verilog  VHDL  HDL  

        CPLD/FPGA在數字通信系統的應用

        • 1 引言近年來,由于微電子學和計算機技術的迅速發展,給EDA技術行業帶來了巨大的變化。 HDL(hardware description language)硬件描述語言是一種描述電路行為的
        • 關鍵字: Verilog  CPLD  FPGA  HDL  漢明碼  

        FPGA協處理器實現代碼加速的設計

        • 本文主要研究了代碼加速和代碼轉換到硬件協處理器的方法。我們還分析了通過一個涉及到基于輔助處理器單元(APU)的實際圖像顯示案例的基準數據均衡決策的過程。該設計使用了在一個平臺FPGA中實現的一個嵌入式PowerPC。
        • 關鍵字: 協處理器  代碼加速  HDL  

        基于FPGA的自適應均衡器的研究與設計

        • 摘要:近年來,自適應均衡技術在通信系統中的應用日益廣泛,利用自適應均衡技術在多徑環境中可以有效地提高數字接收機的性能。為了適應寬帶數字接收機的高速率特點,本文闡述了自適應均衡器的原理并對其進行改進。最
        • 關鍵字: 自適應均衡器  寬帶數字接收機  FPGA  Verilog HDL  

        Verilog HDL設計進階:有限狀態機的設計原理及其代碼風格

        • 由于Verilog HDL和 VHDL 行為描述用于綜合的歷史還只有短短的幾年,可綜合風格的Verilog HDL 和VHDL的語法只是它們各自語言的一個子集。又由于HDL的可綜合性研究近年來非常活躍,可綜合子集的國際標準目前尚未最后形
        • 關鍵字: Verilog  HDL  進階  代碼    

        Verilog HDL硬件描述語言:task和function說明語句的區別

        • task和function說明語句的區別task和function說明語句分別用來定義任務和函數。利用任務和函數可以把一個很大的程序模塊分解成許多較小的任務和函數便于理解和調試。輸入、輸出和總線信號的值可以傳入或傳出任務和函
        • 關鍵字: function  Verilog  task  HDL    

        基于FPGA的GPS數據采集器的設計與實現

        • 全球定位系統(Clobal Position System,GPS)能夠提供實時、全天候、全球性和高精度的服務,其廣泛應用于各行各業中。GPS接收機通過天線單元接收衛星信號,將信號進行帶通濾波、下變頻混頻、AGC放大、A/D轉換等一系
        • 關鍵字: NMEA-0183協議  現場可編程門陣列  硬件描述語言  協議解析  

        基于FPGA的高速長線陣CCD驅動電路

        • 高速長線陣CCD(電荷耦合器)具有低功耗,小體積,高精度等優勢,廣泛應用于航天退掃系統中的圖像數據采集。而CCD驅動電路設計是CCD正常工作的關鍵問題之一,CCD驅動信號時序是一組相位要求嚴格的脈沖信號,只有時序信
        • 關鍵字: CCD  線陣  FPGA  verilog HDL  

        基于Verilog HDL的SVPWM算法的設計與仿真

        • 摘要:空間矢量脈寬調制算法是電壓型逆變器控制方面的研究熱點,廣泛應用于三相電力系統中。基于硬件的FPGA/CPLD芯片能滿足該算法對處理速度、實時性、可靠性較高的要求,本文利用Verilog HDL實現空間矢量脈寬調制算
        • 關鍵字: 同步電動機  電壓型逆變器  Verilog HDL  

        一種高效網絡接口的設計

        • 為了得到比傳統片上網絡的網絡資源接口(NI)更高的數據傳輸效率和更加穩定的數據傳輸效果,提出了一種新的高效網絡接口的設計方法,并采用Verilog HDL語言對相關模塊進行編程,實現了高效傳輸功能,同時又滿足核內路由的設計要求。最終通過仿真軟件Xilinx ISE Design Suite 12.3和ModelSim SE 6.2b得到了滿足設計要求的仿真結果。
        • 關鍵字: 片上網絡  網絡資源接口  核內路由  Verilog HDL  

        基于CPLD的LCD1602顯示系統設計與實現

        • 摘要:為了提高LCD1602顯示效果,增強抗擾能力,文章基于TOP2812開發板,依據LCD1602操作時序要求,在開發板CPLD部分實現了LCD1602顯示系統的設計。文中對
        • 關鍵字: LCD1602  顯示系統  時序  Vetilog HDL  

        混合同余法產生隨機噪聲的FPGA實現

        • 混合同余法產生隨機噪聲的FPGA實現,摘要:隨著電子對抗技術的快速發展,在有源式干擾機中需要用到數字高斯白噪聲。通過對混合同余法產生隨機序列的原理研究,本文提出了一種利用FPGA產生高斯白噪聲的方法。該方法在PC主控端的控制下,采用ROM查找表的方
        • 關鍵字: 高斯白噪聲  混合同余法  FPGA  Verilog HDL  
        共102條 3/7 « 1 2 3 4 5 6 7 »
        關于我們 - 廣告服務 - 企業會員服務 - 網站地圖 - 聯系我們 - 征稿 - 友情鏈接 - 手機EEPW
        Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
        《電子產品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
        備案 京ICP備12027778號-2 北京市公安局備案:1101082052    京公網安備11010802012473
        主站蜘蛛池模板: 永德县| 巴彦淖尔市| 林周县| 水富县| 南乐县| 龙门县| 芒康县| 南岸区| 吉木乃县| 江达县| 礼泉县| 贵定县| 都匀市| 长兴县| 师宗县| 浦北县| 永和县| 越西县| 泗阳县| 田阳县| 虹口区| 林州市| 南郑县| 大连市| 苍南县| 洪江市| 临武县| 镇原县| 辽源市| 通榆县| 泗阳县| 金坛市| 福清市| 铁岭县| 伊金霍洛旗| 武平县| 托克托县| 文水县| 华池县| 新野县| 衢州市|