首頁  資訊  商機   下載  拆解   高校  招聘   雜志  會展  EETV  百科   問答  電路圖  工程師手冊   Datasheet  100例   活動中心  E周刊閱讀   樣片申請
        EEPW首頁 >> 主題列表 >> 硬件描述語言(hdl)

        硬件描述語言(hdl) 文章 進入硬件描述語言(hdl)技術社區

        基于Verilog HDL語言的CAN總線控制器設計及驗證

        • 摘要:在此利用Verilog HDL設計了一款CAN總線控制器,首先根據協議把整個CAN總線控制器劃分為接口邏輯管理、寄存器邏輯和CAN核心模塊3個模塊,然后用Verilog HDL硬件描述語言設計了各個功能模塊,并使用Modelsim軟件
        • 關鍵字: 控制器  設計  驗證  總線  CAN  Verilog  HDL  語言  基于  

        MATHWORKS推出基于MATLAB生成HDL代碼的產品

        • MathWorks近日宣布推出HDL Coder,該產品支持MATLAB 自動生成 HDL 代碼,允許工程師利用廣泛應用的 MATLAB 語言實現 FPGA 和 ASIC 設計。MathWorks還宣布推出了HDL Verifier,該產品包含用于測試 FPGA 和 ASIC 設計的 FPGA 硬件在環功能。有了這兩個產品,MathWorks現在可提供利用 MATLAB 和 Simulink 進行 HDL 代碼生成和驗證的能力。
        • 關鍵字: MathWorks  FPGA  HDL  

        基于XCR3032的大容量FLASH存儲器接口設計

        • 摘要:提出一種使用Xilinx公司生產的低功耗CPLD芯片XCR3032來實現微控制器與大容量FLASH存儲器相接口的...
        • 關鍵字: XCR3032  FLASH存儲器  K9K1G08U0M  Verilog  HDL  

        學習FPGA應注意的問題

        • FPGA的基礎就是數字電路和HDL語言,想學好FPGA的人,建議床頭都有一本數字電路的書,不管是哪個版本的,這個是基礎,多了解也有助于形成硬件設計的思想。在語言方面,建議初學者學習Verilog語言,VHDL語言語法規范嚴格,調試起來很慢,Verilog語言容易上手,而且,一般大型企業都是用Verilog語言。
        • 關鍵字: 賽靈思  FPGA  HDL  

        基于Verilog HDL的I2C總線分析器

        • 提出了采用VerilogHDL設計I2C總線分析器的方法,該I2C總線分析器支持三種不同的工作模式:被動、主機和從...
        • 關鍵字: Verilog  HDL  I2C總線分析器  

        Verilog HDL阻塞屬性探究及其應用

        • Verilog HDL中,有兩種過程賦值方式,即阻塞賦值(blocking)和非阻塞賦值(nonblocking)。阻塞賦值執行時,RHS(right hand statement)估值與更新LHS(left hand statement)值一次執行完成,計算完畢,立即更新。在執行時
        • 關鍵字: Verilog  HDL  阻塞屬性    

        基于Verilog HDL濾波器的設計

        •  現代計算機和通信系統中廣泛采用數字信號處理的技術和方法,其基本思路是先把信號用一系列的數字來表示,然后對這些數字信號進行各種快速的數學運算。其目的是多種多樣的,有的是為了加密,有的是為了去掉噪聲等無
        • 關鍵字: 設計  濾波器  HDL  Verilog  基于  

        ST-BUS總線接口模塊的Verilog HDL設計

        • ST-BUS總線接口模塊的Verilog HDL設計,ST-BUS是廣泛應用于E1通信設備內部的一種模塊間通信總線。結合某專用通信系統E1接口轉換板的設計,本文對ST-BUS總線進行了介紹,討論了ST-BUS總線接口收發模塊的設計方法,給出了Verilog HDL實現和模塊的時序仿真圖。
        • 關鍵字: HDL  設計  Verilog  模塊  總線  接口  ST-BUS  

        PLD/FPGA硬件語言設計verilog HDL

        • PLD/FPGA硬件語言設計verilog HDL,HDL概述  隨著EDA技術的發展,使用硬件語言設計PLD/FPGA成為一種趨勢。目前最主要的硬件描述語言是VHDL和verilog HDL及System Verilog。 VHDL發展的較早,語法嚴格;而Verilog HDL是在C語言的基礎上發展起來的一種硬
        • 關鍵字: verilog  HDL  設計  語言  硬件  PLD/FPGA  

        Verilog HDL與VHDL及FPGA的比較分析

        • Verilog HDL與VHDL及FPGA的比較分析, Verilog HDL  優點:類似C語言,上手容易,靈活。大小寫敏感。在寫激勵和建模方面有優勢。  缺點:很多錯誤在編譯的時候不能被發現。  VHDL  優點:語法嚴謹,層次結構清晰。  缺點:熟悉時間長,不夠靈
        • 關鍵字: 比較  分析  FPGA  VHDL  HDL  Verilog  

        基于Verilog HDL的UART模塊設計與仿真

        • 摘要:通用異步收發器UART常用于微機和外設之間的數據交換,針對UART的特點,提出了一種基于Ver4log HDL的UART設計方法。采用自頂向下的設計路線,結合狀態機的描述形式,使用硬件描述語言設計UART的頂層模塊及各個子
        • 關鍵字: Verilog  UART  HDL  模塊設計    

        基于FPGA和DDS的信號源設計

        • 基于FPGA和DDS的信號源設計,1 引言
          直接數字頻率合成DDS(Direct Digital Synthesizer)是基于奈奎斯特抽樣定理理論和現代器件生產技術發展的一種新的頻率合成技術。與第二代基于鎖相環頻率合成技術相比,DDS具有頻率切換時間短、頻率分辨率
        • 關鍵字: 設計  信號源  DDS  FPGA  基于  FPGA,DDS,Verilog HDL  

        Altium加快其軟件更新步伐

        •   Altium繼續在其下一代電子產品設計軟件Altium Designer中提供新功能,幫助電子產品設計人員站在新科技和潮流的最前沿。   Altium公司首席執行官Nick Martin表示:“我們認為,讓用戶等待每隔數年才更新一次版本的產業模型已經完全不符合當前的需求。”   此次最重要的新特性是基于網絡的軟件許可證管理和訪問選項。它使電子產品設計人員能夠有效地管理設計團隊、工作量及項目。   Altium Designer中的其他新特性包括針對板卡級設計人員的定制FP
        • 關鍵字: Altium  電子產品設計  FPGA  HDL  
        共102條 6/7 |‹ « 1 2 3 4 5 6 7 »
        關于我們 - 廣告服務 - 企業會員服務 - 網站地圖 - 聯系我們 - 征稿 - 友情鏈接 - 手機EEPW
        Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
        《電子產品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
        備案 京ICP備12027778號-2 北京市公安局備案:1101082052    京公網安備11010802012473
        主站蜘蛛池模板: 板桥市| 新宾| 西充县| 尤溪县| 渭南市| 沙雅县| 阿鲁科尔沁旗| 登封市| 牟定县| 仙桃市| 阿尔山市| 土默特右旗| 清徐县| 平安县| 宁海县| 达州市| 塔河县| 铜梁县| 阜新| 新密市| 日土县| 巍山| 兴山县| 岐山县| 安平县| 化德县| 永定县| 通许县| 邻水| 盐边县| 苗栗市| 迭部县| 嘉义县| 镇巴县| 广河县| 安顺市| 桂林市| 铁岭县| 红桥区| 江津市| 安吉县|