多路同步串口的FPGA傳輸實現 作者： 時間：2009-05-21 來源：詹必勝 吳斌方 楊光友 湖北工業大學 加入技術交流群 掃碼加入和技術大咖面對面交流海量資料庫查詢 收藏 <a target='_blank'><img src='https://ad.eepw.com.cn/www/delivery/avw.php?zoneid=88&cb=INSERT_RANDOM_NUMBER_HERE&n=a635e61e' border='0' alt='' /></a> <a target='_blank'><img src='https://ad.eepw.com.cn/www/delivery/avw.php?zoneid=87&cb=INSERT_RANDOM_NUMBER_HERE&n=a576c0a2' border='0' alt='' /></a> 本文引用地址：http://www.104case.com/article/94602.htm 圖5 FPGA和ARM的數據傳輸 為驗證各控制信號的時序邏輯，做如下仿真：FPGA接收及緩存數據。仿真的時序如圖6所示。data_temp0~data_temp7 為接收模塊的移位寄存器，在frame的下降沿時將數據寫入各自的R_FIFO中;R_FIFO中的數據依次通過寄存器data_m寫入S_FIFO中。8次寫入后，一輪緩存即結束，等待下次請求。 圖6 FPGA接收及緩存數據時序仿真圖 上一頁 1 2 3 4 5 6 下一頁
加入技術交流群
評論