TD-LTE芯片設計的最大挑戰

　　LTE在芯片設計時，需要考慮帶寬、實時性要求，通過硬件與軟件的分工，進行系統體系架構設計。其中最主要的是處理帶寬，對應不同的處理量，有不同的采樣率、總線帶寬以及外部通信口的帶寬。

　　在芯片設計之初，芯片處理需求分析主要包括功能的需求分析和性能的需求分析。在性能要求比較高的時候，需要增加新的功能模塊來提高整個芯片的性能。在系統分析的初期要對整個系統的硬件和軟件進行分工，做出系統的架構分析。

　　結合系統指標，我們認為最主要的是如何處理帶寬。不同帶寬需求，對應著不同的處理數據量的需求，還有不同的采樣率、總線帶寬以及對外的通信接口的帶寬。在實時性上，幀結構、調制編碼方式、發射鏈和接收鏈的數據處理量也會隨著系統不同而有不同需求。

　　LTE峰值速率要求為下行速率達到100Mbps，上行速率達到50Mbps，頻譜利用率非常高，一個RB(Resource Block)定義為12個子載波，頻率間隔15kHz，6個或者7個OFDM符號。在LTE的系統需求里，LTE的帶寬有6種配置，從1.4MHz到20MHz。所以終端的芯片要對應不同的配置，進行不同的復雜度分析。帶寬處理的資源塊的數量不同,帶寬的采樣率也是不一樣的。

　　根據LTE系統指標，可以對應地來對整個終端芯片里需要處理的上下行鏈路物理層算法的運算量進行評估。

　　針對上下行運算量的評估主要采用的方法，不是說基于什么樣的平臺，因為可能指令不一樣，一個指令可以操作的數據也不一樣，我們主要先根據運算情況，再來確定我們會涉及什么平臺。

　　從幀結構來看，FDD有10個下行子幀、10個上行子幀，TDD的幀結構可以有多種上下行配置的選擇。根據FDD和TDD的幀結構定義來看，LTE的TDD與FDD系統復雜度并無太大區別，硬件加速器在TDD和FDD系統中都可以應用。整個芯片的架構都是由一個雙核或者單核多線程的處理器加上幾個硬件加速器構成，并加上適當的硬件功能引擎，這種架構既適用于TDD系統，亦可使用在FDD系統中。

　　在LTE芯片設計中，最具挑戰性的是它必須支持大量的實時數據的處理。整個芯片就是一個多核多線程的架構，每個核可采用一個多線程的設計結構。這樣的處理架構能夠降低整個芯片的功耗以及運行頻率壓力。每個硬件加速模塊一定有它所擁有的獨立的存儲單元，如果沒有獨立的存儲單元，總線帶寬的壓力非常大，這方面的因素將是未來需要考慮的重點。如果功耗不能降低，對整個LTE芯片的產業化也將是一個瓶頸。

　　對于芯片的開發周期而言，因為LTE系統現在已經有比較好的標準定義，我們需要對它的很多細節進行架構分析，然后再進行加速模塊設計，以及整個集成系統的集成和整個芯片的開發，對芯片系統進行很好的驗證，最后進行芯片的生產。預計經過一年半到兩年的時間，就可能實現商用。