利用SmartCompile和賽靈思的設計工具進行設計保存(07-100)

　　在元器件和網絡被引導之后，新的和經修改的元器件及網絡被增加到設計中。網表中沒有變更的那部分在某些情況下必須被重新布局和布線，但是，這只在設計變化引起電路中另一個部分出現一個重大路徑時序沖突的情況下。正是因為該原因，這是一個清除階段。如果存在關鍵路徑的時序沖突，就會有一些引導邏輯的移動以確定時序。在來自新的和已修改邏輯的關鍵路徑上的清除階段可能迫使引導邏輯的移動。這個清除階段極大地增加成功實現一項設計的機率，該設計以稍微降低一些邏輯的保存為代價，以滿足時序約束的要求。

　　Partition如何運作？

　　為了做到準確無誤的保存，設計工程師必須對模塊實例設置一個被稱為Partition的屬性。這將把Partition與該設計的其它部分相隔離。通過隔離模塊實例，其接口(跨越Partition邊界的連通性)被保證不會在各種實現之間被修改。這使得在Partition內的元器件和網絡可從以前的實現中被復制并粘貼到當前的實現中。復制和粘貼這些設計信息的過程比重新實現要快得多，并且保證始終是前一次實現的準確復制。

　　Partition必須在設計被綜合之前就在模塊實例上進行設置。然后，綜合引擎將把Partition接口作為待優化的障礙進行處理。例如，圖2所示的異步邏輯結構可能被合并成一個更優化的形式。如果Partition在這個邏輯的一個部分上已被設置，綜合引擎不能對它進一步優化，這是因為它會修改Partition接口。類似的情況會出現在像映射這樣的下游實現工具中。邏輯內部和外部的Partition將被完全最優化。如果關鍵時序路徑需要這種優化出現，它將會被Partition邊界閉塞。為了避免出現這個問題，要把寄存器添加到跨越Partition邊界的各種信號上，或者確信這些信號的時序不是關鍵的。

　　ISE 9.1i將自動確定要對哪一個Partitions進行重新實現。某些類型的設計變更只會影響直接相關的Partition。這些類型的設計變更包括源代碼修改和物理約束。其它類型的設計變更將迫使所有的Partitions被重新實現。修改時序約束或優化設置如映射努力級別將影響整個設計。

　　在缺省條件下，Partition將促成實現工具保存從綜合網表到已布線設計的所有實現數據。在某些情況下，它可能需要讓像布線器這樣的實現工具能修改某一個已保存的Partition，同時保存它的布局。Partition屬性,即眾所周知的保存(preserve)，能實現這一級別的控制。Preserve可以被設置到綜合、布局、 布線或繼承上。繼承屬性將采用與Partition的雙親相同的特性。綜合屬性只保存綜合網表；所有實現的其它方面可能會被修改。布局屬性通過布局保存已綜合的網表。此外，輸出也可能被修改。布線屬性將保證包括布線在內的所有實現數據得到保存。在 Synplify Pro Partition的流程中，由Partition流程保存的信息的級別(綜合；布局與綜合；或布線、布局與綜合)作為一種屬性在tcl 文件中有詳細的說明，然后，再通過ISE布局和布線工具讀出。