支持高性能應用的SRAM

SRAM一直是網絡應用的重要組成部分，它可提高帶寬，從而在許多高性能應用中起著主導作用。這些應用包括無總線時延 (NoBL)和四倍數據速率 (QDR) 等。就系統資源及內存帶寬要求而論，分組處理對內存帶寬的要求最高。分組處理塊內部的多個功能以及其它存儲功能要求采用不同的 SRAM 架構。因此需要采用支持 SRAM 的新型協議及架構，以滿足這些網絡系統的需求。
本文重點介紹針對網絡應用提供的高級 SRAM 架構。此外，還介紹了如何區分采用不同 SRAM 架構的各種應用以及促使用戶選擇 SRAM 的標準。

網絡應用中的SRAM
網絡設備廠商提供了廣泛的產品，從低端調制解調器到超高端核心路由器，這些產品為因特網注入了強大的動力。更高系統帶寬的發展帶來了內存組件的市場需求，這些組件針對網絡應用進行了專門設計，以優化系統性能。網絡應用具有各種 SRAM 要求。這些要求大不相同，具體取決于所需的系統性能。
SRAM 供應商提供了針對不同系統性能需求的各種架構。此外，它們在封裝、工作電壓以及 I/O 接口方面也存在區別。
現在，設備設計人員需要從一系列內存產品中進行選擇，以找到最符合其性能與成本標準的器件。下面將針對設計人員必須滿足的不同需求進行討論。
SRAM 在網絡中的應用(見圖 1)可分為以下幾個功能：
數據包緩沖區
數據包緩沖區的主要功能是存儲數據包。所使用的內存應具有較高的帶寬，從而要求更寬的 I/O 總線。首選內存通常為具有寬 I/O 接口的QDR/DDR/DRAM。
查找表
查找表內存的主要功能是存儲 IP 地址及相關的端口地址，以便將數據包路由到端口。用于查找表的 SRAM 必須具有低時延隨機存取以及較短的存取時間。當數據速率小于 10Gb/s時，首選內存通常為 NoBL SRAM；當數據速率大于 10Gb/s時，則為 QDR SRAM。
隊列管理
隊列管理內存的主要功能是保存并控制數據流。通常，內存存取的讀/寫比率為 1:1。用作隊列/數據包管理內存的 SRAM 應具有低時延及較短的隨機存取時間。對于低性能網絡應用，內存選擇通常為 NoBL；而對于高性能應用，則應移植到 QDR。
統計信息緩沖區
統計信息緩沖區的主要功能是保存有關該設備流量的統計信息。這些信息可能是幾個字節，也可能是幾個數據包。內存通常選用隨機讀/寫。內存選擇通常為 NoBL/QDR，具體取決于系統的性能要求。
控制、流量優化與計費
控制緩沖區的主要功能是根據決策來路由數據。控制緩沖區的存取通常是因為 I/O 總線太窄而引起的。對于低性能應用，內存通常選用NoBL；而對于高性能應用，則應移植到 QDR。

多種SRAM 架構滿足網絡內存要求
網絡系統中使用的同步 SRAM 架構有許多種，包括管線猝發、直通 (Flowthrough)、無總線時延(管線/直通)和雙倍數據速率SRAM，以及四倍數據速率SRAM 等。
同步管線與直通 SRAM
同步管線與直通 SRAM 已上市多年，最初是為 PC 高速緩存應用而開發的。它們通常用于低性能網絡，主要是為了降低成本。管線與直通 SRAM 的主要缺點是：在進行讀與寫操作轉換時，要求插入空閑周期。對于要求快速隨機變換讀與寫內存存取的網絡應用來說，這兩種架構的效率極低。
無總線時延SRAM
NoBL 架構不必在讀與寫操作之間插入空閑周期，實現了 100% 的利用率，從而提高了總帶寬。NoBL SRAM 同時支持管線與直通操作。在采用管線NoBL的情況下，寫入數據操作將延遲 2 個周期。而對于直通 NoBL，其寫入數據操作將延遲 1 個周期。延遲的寫操作不需要空閑的周期，因此為連續或隨機的讀/寫操作提供了相同的帶寬。圖 2  顯示了采用管線 NoBL SRAM 的簡單讀/寫存取過程。
經過精心設計，NoBL SRAM可在很短的時間內代替同步管線與直通 SRAM ，應用到高性能網絡中。由于從同步過渡到 NoBL時只對控制器邏輯稍微作了些更改，因此移植到 NoBL SRAM非常簡單。市場上還存在著其它類似的架構，如NtRAM 與 ZBT。
DDR/QDR SRAM
上面討論的同步架構都只有單個數據速率，其中數據與控制信號是沿著時鐘的上升沿觸發，并且時鐘每上升一次就傳輸一個字的數據。
為了實現更高的數據傳輸速率并最大限度地提高吞吐能力， DDR SRAM 應運而生。DDR 器件可同時沿著時鐘的上升沿與下降沿傳輸數據。
為了避免出現爭用總線的現象，通用 I/O 總線也分成了兩條總線；一條用于讀取，另一條用于寫入，這就是QDR。
DDR/QDR SRAM 是針對新一代高速網絡應用(例如工作頻率在 200MHz以上的交換機以及路由器)的高性能 SRAM 架構。
圖 3顯示了SDR、DDR以及QDR的讀/寫存取過程。對于均衡的讀取與寫入操作，顯而易見，當頻率與 I/O 總線寬度相同時，QDR 可提供最高的帶寬。
圖4顯示了均衡的讀/寫操作如何影響上述不同 SRAM 架構的帶寬。
從圖 4 及表 1 中可以明顯地看出，如果接口中存在均衡的讀/寫操作，則獨立 I/O (QDR) 的效率非常高。如果存在非均衡的讀/寫操作，則通用 I/O 接口 (DDR) 可獲得最高的性能。
結語
本文介紹了針對網絡應用提供的高級 SRAM 架構。根據時延、帶寬要求以及讀/寫均衡可選擇最佳的 SRAM 架構。■