高帶寬嵌入式應用中SoC微控制器的總線設計

　　使用循環仲裁

　　在前面例子中，當基于特定仲裁再分配調度方案的LCD請求額外的總線訪問時，程序設計者可根據LCD必須處理的數據流的性質來指定分配給LCD的優先級。如果程序設計者認為需要分配10個槽位給LCD控制器，剩余的6個槽位會按最初仲裁方案分配給其它總線主控。這樣LCD控制器可獲得十倍于正常情況下可得到的帶寬，以及十倍于其它主控的帶寬來處理這種特定情形下的負載。

　　當通過以太網連接傳送數據、同時LCD屏幕進行刷新的時候，這種特性十分重要。LCD需要實時、準確地進行刷新，且不會被以太網請求中斷。

　　在典型的AMBA總線架構中，如果LCD對總線提出請求，不論有怎樣的刷新需求，它都不得不等待直到以太網主控將總線釋放出來。采用新的循環可編程仲裁方案，程序設計者可降低以太網傳輸的優先級，使數據以更低但可接受的速率傳輸，確保LCD得以適當地刷新而不至于使屏幕出現空白。

　　如果為保證活動畫面顯示對LCD延時和帶寬要求極高，則以太網協議需求還可進一步降低傳輸速率。但停止數據流傳輸是不可以的。實際上，如果LCD主控控制了該總線并且只有當刷新工作完成后才將總線釋放，則有可能停止數據流的傳輸。

　　在外圍總線中增加突發模式DMA

　　在基于AMBA的設計中，外圍總線的傳統設計方法是假定基于ARM內核的嵌入式器件用于低端性能應用。但現在的器件經常需要在不切斷低帶寬外圍電路訪問總線資源的情況下，運行一種或多種高帶寬應用。在具有較多外圍電路的設計中，這種情況特別容易出問題。例如NS9750或NS9360，它們支持USB、I2C，具有四個多功能串行模塊(可選用UART或SPI，同步模式下的速率可達11Mbps)、50個單獨的可編程GPIO引腳、一個IEEE1284外圍端口以及16個通用定時器或計數器(每個都有自己的I/O引腳)。

　　在傳統的APB實現方案中，采用FIFO就足以應付通信外設(如UART)的低速率傳輸，FIFO可以在處理器必須介入并訪問APB之前將數個字節傳送到接口。但在本文所描述的許多高端嵌入式應用中，一個或多個這樣的外圍電路可能需要高帶寬傳輸，要求能通過APB/AHB橋快速訪問主要的高性能總線。

　　一種讓外圍總線工作于這種突發模式的方法，是僅用一條突發模式外圍總線(如NetSilicon的 BBUS)替代APB總線。這種突發模式外圍總線帶有四個支持突發模式的總線主控(見圖3)：第一個總線主控是具有13個通道的DMA引擎，支持13個USB端點；第二個總線主控是具有12個通道的DMA引擎，支持4個串行模塊(每個串行模塊有8個通道)和1284端口；第三個總線主控為BBUS-AHB橋，它包含一個DMA引擎，該引擎具有可訪問AHB系統總線的通道；第四個總線主控是一個USB宿主模塊。另外，這種DMA引擎有兩個獨立的專用DMA通道，可支持連接到外部存儲總線的外部設備。為簡化突發模式狀態，每一個內部DMA通道以“飛越模式”(fly-by mode)在系統存儲器及BBUS外圍電路之間傳輸數據，而兩個外部DMA通道則選擇存儲器到存儲器的傳輸模式。