驗證FPGA設計：模擬，仿真，還是碰運氣？
加入技術交流群
對電路內方法的討論
FPGA 內驗證方法的優劣與模擬正好相反。首先， 顯然FPGA 很快。人們經常可以以全速運行設計。不過，在某些情況下，這樣做就意味著時序收斂問題會較多，超乎設計早期預期的程度。另外，與模擬不同，將多個模塊綜合到設計中時，FPGA 并不會降速。這樣就可以測試整個設計，而非單個塊，并且可以以大量的實際數據集來運行測試，而不是采用精心編制的測試用例。
由于FPGA速度較快，而且它的I/O部件就是實際應用所需要的I/O部件，所以也可以采用系統中測試設計：可以在裝入目標系統的FPGA開發板上測試，或者，如果目標PCB（印刷電路板）可以用的話，就在目標PCB上測試。這樣的測試可以消除測試用例是否能夠如實反映設計工作環境的疑慮。另外，在實際使用的電路板上測試設計可以暴露出I/O方面的問題——例如電氣問題、信號完整性問題，或是在高速串行協議下不兼容問題。這些問題用其他方法幾乎無法檢測，而系統內測試則會形成一個軟件測試平臺，帶來額外的好處。
這些優點都是系統級驗證方面的。但Altera公司的Simpson指出：在芯片內測試塊也有一些有用的優點。“一旦將某個塊裝入FPGA，就可以使用嵌入式處理器核（如Nios）來輔助調試過程，” Simpson說。“例如，處理器核可以使數據進出芯片，可以控制測試時序。這樣，在塊周邊電路還沒做好的時候就可以單獨測試某個塊。”
“在我們的自有IP（知識產權）開發部門，我們編寫了在Nios核上運行的事務處理器，以此來生成偽隨機測試，” Simpson 接著說。“據我所知，這樣的做法在用戶中還不普遍，但它非常有價值。”
既然FPGA有這么多優點，您可能會覺得疑惑：直接將編好的核裝入FPGA、為它編寫一個試件（test fixture），然后開始測試 ，這樣做會有什么問題呢？這個問題的答案在于FPGA的一些缺點。
評論