新聞中心

        EEPW首頁 > 模擬技術 > 設計應用 > 龍芯處理器IP核的FPGA驗證平臺設計

        龍芯處理器IP核的FPGA驗證平臺設計

        作者: 時間:2013-06-16 來源:網絡 收藏
        ck約束技術和人工干預布局布線,以達到預期目的。使用該平臺對所開發的SoC的各個模塊進行了驗證,并在lO MHz~70 MHz條件下與代碼前(后)仿真結果和SoC實測結果進行了比較,發現該平臺在多模塊、高速情況下,性能有所下降,如圖6所示,需進一步提高綜合和布局布線技術。


        圖6各模塊實驗驗證結果比較

        本文設計了基于國產I號的SoC的平臺,介紹了怎樣利用該平臺進行軟硬件協同設計、SoC系統移植、驗證和運行實時操作系統。在電壓設計、模塊選用甚至核的選用方面都考慮了升級擴展技術,可為其他SoC的驗證所借鑒。驗證結果表明,基于I號CPU 的SoC可成功運行Linux嵌入式程序及VxWorks。

        負離子發生器相關文章:負離子發生器原理

        上一頁 1 2 下一頁

        評論


        相關推薦

        技術專區

        關閉
        主站蜘蛛池模板: 鹰潭市| 合作市| 邹城市| 桐庐县| 珲春市| 香格里拉县| 沽源县| 富锦市| 靖西县| 温宿县| 台南市| 运城市| 涡阳县| 锦州市| 玉山县| 安岳县| 建始县| 谷城县| 五河县| 扬中市| 盐山县| 西畴县| 当阳市| 隆尧县| 申扎县| 庄河市| 措美县| 海安县| 大足县| 睢宁县| 伊宁市| 全椒县| 博白县| 家居| 海阳市| 正阳县| 贞丰县| 沙湾县| 博乐市| 迁安市| 二手房|