CoWoS，勁敵來了

知名分析師陸行之表示，棋盤中央如果說先進制程是硅時代的權力中樞，那么先進封裝，正在成為下一個技術帝國的邊疆要塞。

最近，業內關于先進封裝的消息頻頻，其中又以 FOPLP 最為突出。

馬斯克宣布要跨界入局先進封裝，瞄準了 FOPLP。旗下 SpaceX 涉足將半導體封裝，擬于美國得克薩斯州建設自有 FOPLP 產能。據悉 SpaceX 的 FOPLP 封裝基板尺寸為業界最大的 700mm×700mm。日月光投入 2 億美元采購設備，在高雄廠建立產線，計劃今年年底試產 FOPLP。

CoWoS 的勁敵

先進封裝意味著把不同種類的芯片，包括邏輯芯片、存儲、射頻芯片等，通過封裝及堆疊技術整合在一起，以提升芯片性能、縮小尺寸、減少功耗。

現在階段的先進封裝大概可以分為三種：

倒裝芯片（Flip chip）。將芯片倒置（有源面朝下）放置在基板上，并通過芯片上的凸點（Bumps）與基板實現電氣連接的封裝技術。倒裝芯片可以算得上半個先進封裝，一只腳踩在先進封裝的門里，一只在門外，算是傳統封裝與先進封裝的過渡產物。

2.5D/3D IC 封裝。在中介層上垂直堆疊各類芯片，由此縮小接點間距，減少所需空間及功耗，臺積電的 CoWoS 便是屬于此類。

扇出型封裝。相對于扇入型封裝（Fan-In Packaging）來說，扇出型 WLP 中，RDL 可以向外延伸布線，從而提升 I/O 接點的數量及密度。

因為人工智能的火熱，臺積電的 CoWoS 一夜爆紅。

當前依賴臺積電 CoWoS 封裝的芯片包括英偉達 A100、A800、H100、H800、GH200 等。

火熱的同時，也讓臺積電的 CoWoS 封裝產能吃緊。目前臺積電的 CoWoS 封裝產能大概在每月 3.5 萬片晶圓，約占總收入的 7% 到 9%。預計到 2025 年末，月產能將提升至每月 7 萬片晶圓，貢獻超過 10% 的收入。到了 2026 年末，月產能將進一步擴大，提高至超過每月 9 萬片晶圓。根據統計數字，從 2022 年至 2026 年，臺積電 CoWoS 封裝產能大概以 50% 的復合年增長率（CAGR）增長。

此前，臺積電 CEO 魏哲家表示，會在今年持續增加 CoWoS 產能，以滿足客戶需求。預計 2025 年，CoWoS 的全年營收貢獻將從 2024 年的 8% 成長至 10%。

即使如此，臺積電的 CoWoS 產能仍然無法滿足 AI 市場的全部需求。除了擴充 CoWoS 外，半導體廠商也在尋找新的路線。

FOPLP 正是能夠接棒 CoWoS 的候選者。

FOPLP 可以追溯到 FOWLP（扇出型晶圓級封裝），這個技術是英飛凌在 2004 年提出的，后來在 2009 年開始量產，但是 FOWLP 只被應用在手機基帶芯片上，很快就達到了市場飽和。

FOWLP 是基于圓形的晶圓來進行封裝，晶圓的形狀就像一個圓盤。由于是圓形，在邊緣部分會有一些空間難以像方形那樣充分利用，相對來說可放置芯片的面積就小一些。

基于 FOWLP，業內延伸出了 FOPLP（面板級扇出型封裝）。兩者英文縮寫只差在 P（Panel）、W（Wafer），面板與晶圓一字之差，影響體現于尺寸與利用率。FOPLP 使用的載板，不是 8 寸/12 寸的晶圓，而是方形的大尺寸面板。

這就帶來了很多優勢。第一是成本低。采用方形的大尺寸面板，那么單片產出的芯片數量就更多，面積利用率更高。以 600mm×600mm 尺寸的面板為例，面積為 12 寸 wafer carrier 的 5.1 倍，單片產出數量大幅提升。

第二是靈活性高。在 FOWLP 封裝中，光罩的尺寸小，單次曝光面積有上限，需要通過拼接的方式曝光，效率低，良率低，影響產能。而 FOPLP 封裝，單次曝光面積是 FOWLP 的 4 倍以上，效率高、良率高，大幅提升了產能。

值得一提的是，FOPLP 所使用的玻璃載板材料。

因為 FOPLP 載板的面積大，在生產和處理的過程中，容易出現翹曲等問題。所以，相比于傳統的硅材料，FOPLP 的載板材料主要是金屬、玻璃或其他高分子聚合物材料。

其中，玻璃在機械、物理、光學等性能上具有明顯的優勢。當前，玻璃基板已經成為業內關注的焦點。目前布局了玻璃基板的包括臺積電、三星、英特爾等大廠。

正因為 FOPLP 擁有如此出色的表現，未來先進封裝中 CoWoS 不再會是一家獨大。

誰在入局？

先進封裝的成長是非常驚人的。

Yole 去年七月報告中指出，受 HPC 和生成式 AI 領域的大勢推動，先進封裝行業規模有望在六年間實現 12.9% 的復合年增長率（CGAR）。

具體而言，該行業的整體收入將從 2023 年的 392 億美元增至 2029 年的 811 億美元（當前約 5897.32 億元人民幣）。

Yole 預計 FOPLP 市場在 2022 年約為 4100 萬美元，預計未來五年將呈現 32.5% 的顯著復合年增長率，到 2028 年增長到 2.21 億美元。

目前，三星已經在部署用于先進節點的 FOPLP，其用于可穿戴設備的 Exynos W920 處理器采用了 5nm EUV 技術和 FOPLP。TrendForce 報道，谷歌在 Tensor G4 芯片中采用了三星的 FOPLP，而 AMD 和 NVIDIA 等公司目前正在與臺積電和 OSAT 供應商合作，將 FOPLP 集成到他們的下一代芯片中。

臺積電，從小基板入手。

2024 年 8 月，臺積電發布公告，計劃斥資 171.4 億元新臺幣向群創購買南科廠房及附屬設施。臺積電 CEO 魏哲家公開表示，臺積電正加速推進 FOPLP 工藝，目前已經成立了專門的研發團隊，并規劃建立小規模試產線，力爭在 2027 年量產。

臺積電在 FOPLP 初期選擇尺寸較小的 300×300 mm 面板，預計最快 2026 年完成 miniline 小規模產線建設。

據了解，臺積電原本傾向 515×510 mm 矩形基板，與傳統的 12 英寸圓形晶圓相比，這種基板的可用面積可增加三倍。此后又對 600×600 mm、300×300 mm 規格進行了嘗試，最終敲定初期先用 300×300 mm 練兵，日后再擴展到更大尺寸上。

日月光，布局十年。

日月光投控營運長吳田在今年 2 月表示，決定在中國臺灣高雄廠區投入 2 億美元（約新臺幣 66 億元）設立面板級扇出型封裝（FOPLP）量產線，預計第二季設備進廠，第三季開始試量產。

日月光十年前即投入 FOPLP 研發，初期采用 300mm×300mm 規格，在試作達到不錯效果后，尺寸推進至 600mm×600mm，并于去年開出設備采購單，相關機臺預定第二季及第三季裝機，今年底試產，若試產順利，預定明年送樣客戶驗證后，即可量產出貨。

吳田玉認為，若 600mm×600mm 面板級扇出型封裝良率如預期順利，相信會有更多的客戶和產品導入，屆時可望成為業界主流規格。隨著客戶導入面板級扇出型封裝，可解決現有 12 寸晶圓尺寸已不敷使用的問題。

力成科技，小批量出貨。

力成是全球封測廠商中第一家建設 FOPLP 產線的公司，于 2016 年設立，并在 2019 年正式導入量產，規格為 510*515mm。

目前，力成位于新竹科學園區的全自動 FineLine FOPLP 封測產線，于 2024 年 6 月進入小批量生產階段。業內人士透露，力成科技已獲得聯發科電源管理 IC 封測訂單。

力成執行長謝永達在此前表示，經過持續優化，目前 510×515 毫米的良率大幅超出預期，并獲得客戶認可。謝永達指出，看好未來在 AI 世代中，異質封裝將采用更多 FOPLP 解決方案，并預計 2026—2027 年將導入量產。

長電科技，技術儲備。

長電科技是中國大陸最大的半導體封測廠商。

此前，長電科技已明確表示，公司有扇出面板級封裝（FOPLP）技術儲備。并通過投資者互動平臺確認其在高密度扇出型集成封裝技術可提供從設計到生產的全流程服務，尤其在算力芯片相關的大尺寸倒裝及晶圓級扇出型封裝已經積累多年的量產經驗，并一直與不同的晶圓廠在最先進制程的硅節點上進行合作。

FOPLP，還未放量

按照調研機構集邦調查所說，會采用 FOPLP 先進封裝的產品，主要可分為電源管理 IC 及射頻 IC、 和 CPU 及 GPU、AI GPU 等三類。

目前 FOPLP 還沒有放量。

主要原因除了良率未達理想值以外，標準也尚未定出來。與以 200 毫米和 300 毫米標準為主的晶圓級封裝不同，不同制造商的面板尺寸差異很大，導致工具和設備設計不一致。通常必須為每種獨特的面板尺寸開發定制解決方案。

據 Nordson Test & Inspection 計算機視覺工程經理 John Hoffman 表示：「面板面臨的最大挑戰之一是尺寸缺乏標準化，這決定了系統設計的很大一部分。對于晶圓，我們有 200 毫米和 300 毫米的標準，但面板差異很大。這種差異使系統設計變得復雜，特別是在處理和壓平翹曲面板時。」

并且，從當前的企業選擇來說，無論是 510x515mm、600x600mm 為常見規格，目前都還未定。如果無法實現高產線利用率，那么 FOPLP 的規模化將成本過高。