解讀FinFET存儲器的設計挑戰以及測試和修復方法

　　圖10：DesignWare STAR存儲器系統：多層次精密診斷

開發為SoC用戶（或存儲器IP設計人員）帶來高質量結果的工具和IP是一個漫長而持續的過程。從深入的存儲器設計知識開始，早期接觸多家代工廠的制程參數、大量的故障注入模擬、硅芯片特征化和精確的行為和結構模型，該過程可能需要三年以上。深入理解FinFET特有缺陷得到了對面積影響更小和測試時間更少的優化測試算法，外加對使缺陷易于顯現的應力條件的認識。最后，所有這些知識全部結合在STAR存儲器系統中用于創建自動插入、快速測試和使產出最大化。

FinFET為使用預先插入的一組可調度的存儲器優化時序提供了更多的可能性。BIST多路復用器可隨共享測試總線落實到位。這些測試總線可由定制數據通路創建者和處理器內核進行復用。Synopsys創立了多存儲器總線（MMB）處理器來充分利用FinFET提供的可能性。MMB與映射到該總線上的所有緩存共享BIST/BISR邏輯，因此不再需要存儲器包裝器，減小了面積占用和功率消耗（圖11）。

　　圖11：搭建在傳統STAR存儲器系統處理器上的MMB處理器獲得更高FinFET性能及更小面積

圖12展示了一個SoC實例，其中部分存儲器傳統地使用STAR存儲器系統，而CPU內核中的存儲器則通過MMB處理器訪問。MMB處理器不直接處理包裝器，而是訪問圖12中紅色方框代表的總線端口。MMB處理器從CPU RTL中讀取信息，理解存儲器細節和寫入總線的配置，引起即時握手。

　　圖12：STAR存儲器系統MMB使用模型

維修故障

現代存儲器同時具有行和列冗余性（圖13）。檢測到故障時，可以通過在非易失性存儲器中記錄問題和使用維修方案配置冗余列。STAR存儲器系統通過縮小故障范圍和確定置換出故障的方法來自動進行維修。這個過程可以對所有應力角進行優化，故障在一個應力角檢出并擴大到下一個應力角，以此類推。

　　圖13：使用行、列修復維持FinFET高良率

由于STAR存儲器系統的自動化程度如此之高，診斷和修復可以按預定間隔在現場重復進行，比如系統上電時或按預定的時間長度。這種重復可以通過內建冗余性消除因老化而產生的故障。

負偏壓溫度不穩定性（NBTI）是FinFET最令人頭痛的一個特殊老化問題（平面晶體管沒有這樣的問題）。NBTI主要與溫度有關，會導致取決于FinFET工作溫度范圍的性能逐漸下降。

單粒子效應和糾錯

不僅會發生可預測的錯誤，間歇性的軟性錯誤也會發生。間歇性軟性錯誤不需要用內建冗余性修復。它們一般是高能粒子引起的。隨著位單元在較小的制程節點中靠得越來越近，單粒子效應（SEE）可能會影響不止一位，而多位缺陷必須檢測并糾正。

為了應對此類錯誤，STAR存儲器系統包含一個ECC編譯器。該編譯器不僅提供“經典”存儲器ECC（一般允許檢測多位錯誤），而且還能處理一位糾錯。另一方面，該ECC編譯器還能處理多位糾錯。STAR存儲器系統ECC編譯器定義了相關的存儲器配置，用ECC存儲器取代了存儲器（當然，它比需要的數據更寬：一個32位存儲器的寬度約為40位）。然后用所有系統測試和修復邏輯包裝該存儲器。

　　圖14：3D-IC中的外部存儲器測試

外部DRAM或memory-on-logic呈現出一組新的挑戰。利用硅通孔（TSV）或其他方法，DRAM的物理位置處在芯片上方，如圖14所示。不過，外界不可以直接訪問存儲器，或者至少沒有達到測試它們所需要的性能。如果它們使用高速接口的話（如DDR4、JEDEC Wide I/O或Micron的混合存儲器立方體），測試工具無法輕易地攔截存儲器與邏輯芯片之間的信號。相反，坐落在SoC上能夠與芯片之外的DRAM交互的引擎則能以需要的高速度驅動這些接口。就像使用片上存儲器一樣，使用外部DRAM的SoC必須找出哪個存儲器、哪一位或者芯片堆疊中的哪個互聯失效及失效原因。STAR存儲器系統能夠滿足這個要求并經常對其進行修復。

STAR層次化系統

所有FinFET SoC都包括存儲器之外的其他模塊。它們會有其他混合信號IP，如PCIe、USB、DDR、PLL等。所有這些接口都需要自測試，很多情況下，故障需要檢測和維修。對快速I/O接口來說，維修意味著調整、校準和組幀。有些接口IP本身就包含存儲器，使得測試和維修更加復雜化。這種復雜系統需要象STAR層次化系統（如圖15所示）這樣的全面測試和維修基礎架構。

　　圖15：DesignWare STAR層次化系統

STAR層次化系統是對STAR存儲器系統的補充，可以測試、調試和糾正混合信號非存儲器IP。作為一種層次化解決方案，STAR層次化系統能從次芯片級直至整個SoC取得IP及其測試向量，創建存取訪問和接口，并在下一個級別上建立測試向量。

小結

如今Synopsys全面支持各種制程節點，包括14nm和16nm FinFET，而在10nm和7nm工藝上的工作也正在進行之中。利用從這些制程節點的測試芯片中獲得的知識，STAR存儲器系統的各項創新將繼續提高針對嵌入式存儲器的測試和診斷能力，同時增加了優化SoC良率的功能。

Synopsys還提供了STAR層次化系統，通過利用任何現有標準互連（如IEEE 1500）以及TAP控制器全面測試各種其他

混合信號和接口IP。

作者：Yervant Zorian博士，首席架構師兼研究員Synopsys