VHDL結構體的行為描述法

所謂結構體的行為描述（behavioral descriptions），即對設計實體按算法的路徑來描述。行為描述在EDA工程中稱為高層次描述或高級描述，原因有以下兩點：

（1）實體的行為描述是一種抽象描述，而不是某一個器件，對電子設計而言，是高層次的概括，是整體設計功能的定義，所以稱為高層次描述。

（2）從計算機領域而言，行為描述和高級編程語言類似，所以計算機業內人士通常稱之為高級描述。

當用順序執行結構體的行為描述時，設計工程師可為實體定義一組狀態時序機制，不需要互連表，無須關注實體的電路組織和門級實現，這些完全由EDA工具綜合生成，設計工程師只需注意正確的實體行為、準確的函數模型和精確的輸出結果。例1-6為比較器的行為描述。

【例1-6】 結構體的行為描述
LIBRARY　IEEE;
USE　IEEE　std_logic_1164.ALL;
ENTITY　comparator　IS
PORT (a,b：IN　std_logic_vector(7　downto　0);
g：out　std_logic);
END comparator;
ARCHITECTURE　behavioral　OF　 comparator
BEGIN
Comp：PROCESS(a,b)
BEGIN
IF　a ＝ b　THEN
G ＜＝'1';
ELSE
G ＜＝'0';
END　IF;
END　process　comp;
END　behavioral;
實體的結構體采用一個簡單的算法描述了實體行為，定義了實體的功能。
輸入8位數a和b，若a＝b，則實體輸出G＝1；若a≠b，則實體輸出G＝0。輸出取決于輸入條件。
進程標志comp是進程順序執行的開始，END process comp是進程的結束。
保留字process（a，b）中，a、b為敏感表，即a、b每變化一次就有一個比較結果輸出。實體輸出是動態的G值，時刻代表著a、b的比較結果。