新聞中心

        EEPW首頁 > 模擬技術 > 業界動態 > Intel高級院士曝光自家10nm工藝:集成度比優于對手

        Intel高級院士曝光自家10nm工藝:集成度比優于對手

        作者: 時間:2017-01-05 來源:驅動之家 收藏
        編者按:臺積電和三星紛紛量產10nm,而曾經作為半導體工藝技術龍頭的Intel卻動作遲緩,待在14nm上不肯動彈了,10nm目前看最快最快也得2018年下半年。那么,真的是Intel在技術上黔驢技窮了?

          臺積電和三星紛紛量產,而曾經作為半導體工藝技術龍頭的卻動作遲緩,待在14nm上不肯動彈了,目前看最快最快也得2018年下半年。

        本文引用地址:http://www.104case.com/article/201701/342480.htm

          那么,真的是在技術上黔驢技窮了?

          顯然不是。在最新一期的半導體行業權威刊物《IEEE Spectrum》上撰文,暢談了自己的工藝,尤其是在技術、成本方面的巨大優勢。

          Intel高級院士Mark Bohr表示,Intel 10nm工藝的晶體管密度不但會超過現在的Intel 14nm,還會優于其他公司的10nm,也就是集成度比他們更高,柵極間距將從14nm工藝的70nm縮小到54nm,邏輯單元則縮小46%,這比以往任何一代工藝進化都更激進。

        Intel高級院士曝光自家10nm工藝:集成度比優于對手

          他說:“本代工藝和相關產品要傳達的一個重要信息,就是希望能夠打消行業對于摩爾定律將死的憂慮。”

          Intel在技術上的實力其實根本不用懷疑,那么是不是成本限制了10nm?Mark Bohr也談到了這一點,明確表示Intel 10nm晶圓的整體成本確實會高于14nm,但是平均到每個晶體管上會更低。

          和每一代新工藝一樣,10nm也能提高晶體管的運行速度,或者降低能耗,但更重要的顯然是后者。

          Mark Bohr表示:“這些新工藝的首要目標確實是降低能耗,或者說提高能效,只有這樣才能在服務器芯片內加入更多核心,或者在GPU內加入更多執行單元,然后才是降低晶體管成本。”

          目前,臺積電、GlobalFoundries(AMD)、三星等都在積極籌劃7nm,Intel的似乎還很遙遠。

          Mark Bohr對此表示,如果從10nm過渡到7nm會花更長時間,那么最重要的就是想方設法增強已有技術,每年帶來新產品。

        Intel高級院士曝光自家10nm工藝:集成度比優于對手

          這似乎意味著,在未來至少五年左右的時間里,Intel仍會堅持當前的產品研發和發布策略,不會變的太激進。



        關鍵詞: Intel 10nm

        評論


        相關推薦

        技術專區

        關閉
        主站蜘蛛池模板: 泰兴市| 定兴县| 龙山县| 桂林市| 乐山市| 辽源市| 那曲县| 太和县| 潮州市| 余庆县| 囊谦县| 怀安县| 隆化县| 客服| 金坛市| 卢氏县| 滨海县| 友谊县| 南开区| 磴口县| 色达县| 遂溪县| 辽宁省| 泰宁县| 广西| 绥宁县| 大宁县| 益阳市| 大港区| 林州市| 出国| 通许县| 塔城市| 巴彦县| 黄冈市| 石门县| 忻城县| 甘肃省| 噶尔县| 黔西| 山东|