基于FPGA的UART模塊的設(shè)計(jì)

0 引 言
在計(jì)算機(jī)的數(shù)據(jù)通信中，外設(shè)一般不能與計(jì)算機(jī)直接相連，它們之間的信息交換主要存在以下問題：
(1)速度不匹配。外設(shè)的工作速度和計(jì)算機(jī)的工作速度不一樣，而且外設(shè)之間的工作速度差異也比較大。
(2)數(shù)據(jù)格式不匹配。不同的外設(shè)在進(jìn)行信息存儲(chǔ)和處理時(shí)的數(shù)據(jù)格式可能不同，例如最基本的數(shù)據(jù)格式可分為并行數(shù)據(jù)和串行數(shù)據(jù)。
(3)信息類型不匹配。不同的外設(shè)可能采用不同類型的型號，有些是模擬信號，有些是數(shù)字信號，因此采用的處理方式也不同。
為了解決外設(shè)和計(jì)算機(jī)之間的信息交換問題，即需要設(shè)計(jì)一個(gè)信息交換的中間環(huán)節(jié)――接口。UART控制器是最常用的接口。
通用異步收發(fā)器(Universal Asynchronotls Receiv―er／Transmitter，UART)是輔助計(jì)算機(jī)與串行設(shè)備之間的通信，作為RS 232通信接口的一個(gè)重要的部分，目前大部分的處理器都集成了UART。

l UART的數(shù)據(jù)格式
UART的數(shù)據(jù)傳輸格式如圖1所示。

由于數(shù)字圖像亞像素在計(jì)算機(jī)中是用8位二進(jìn)制表示，因此UART傳輸?shù)挠行?shù)據(jù)位為8位。傳輸線在空閑時(shí)為高電平，因此有效數(shù)據(jù)流的開始位設(shè)為0。接著傳輸8位有效數(shù)據(jù)位，先從最低位開始傳送。奇偶檢驗(yàn)位可以設(shè)置為奇檢驗(yàn)、偶校驗(yàn)或者不設(shè)置校驗(yàn)位，由于本系統(tǒng)使用的傳輸速率不高，為了加快開發(fā)進(jìn)程，減少電路面積，因此沒有設(shè)計(jì)奇偶檢驗(yàn)模塊，數(shù)據(jù)流中不設(shè)奇偶檢驗(yàn)位。最后停止位為高電平。

2 UART的基本結(jié)構(gòu)
設(shè)計(jì)的UART主要由UART內(nèi)核、信號檢測器、移位寄存器、波特率發(fā)生器和計(jì)數(shù)器組成，如圖2所示。UART各個(gè)功能模塊的功能如下文所述。

2．1 信號檢測器模塊