FPGA深層解析

概覽

　　高端設計工具為少有甚是沒有硬件設計技術的工程師和科學家提供現場可編程門陣列(FPGA)。無論你使用圖形化設計程序，ANSI C語言還是VHDL語言，如此復雜的合成工藝會不禁讓人去想FPGA真實的運作情況。在這個芯片中的程序在這些可設置硅片間到底是如何工作的。本書會使非數字化設計人員明白FPGA（現場可編程門陣列）的基礎知識及其工作原理。此信息在使用高端設計工具時同樣十分有用，希望可以為理解這一特別技術提供一些線索。

FPGA-現場可編程門陣列

　　每一塊FPGA芯片都是由有限多個帶有可編程連接的預定義源組成來實現一種可重構數字電路。

圖1.FPGA不同構成

　　FPGA芯片說明書中，包含了可編程邏輯模塊的數量、固定功能邏輯模塊（如乘法器）的數目及存儲器資源（如嵌入式RAM）的大小。FPGA芯片中還有很多其它的部分，但是以上指標通常是為特定應用選擇和比較FPGA時，最重要的參考指標。

　　在最底層，可配置邏輯模塊（如片或邏輯單元）有著兩種最基本的部件：觸發器和查找表（LUT）。這很重要，因為各種FPGA家族之所以各不相同，就是因為觸發器和查找表組合的方式不同。例如，Virtex-II 系列的FPGA ，它的片具有兩個查找表和兩個觸發器，而Virtex-5 FPGA的片具有4個查找表和4個觸發器。查找表本身的結構也可能各不相同（4輸入或6輸入）。關于查找表工作原理的更多信息將在后面的章節中給出。

　　表1中列出了在NI LabVIEW FPGA硬件目標中使用的FPGA的指標。邏輯門的數量是一種將FPGA芯片與ASIC技術進行比較的傳統方法，但是它并不能真實地表述FPGA內部的獨立單元的數量。這就是Xilinx公司沒有在新型Virtex-5系列中指定邏輯門數量的原因之一。

表1.不同系列FPGA源規格

　　為了更好地理解這些規格的意義，將編碼考慮為合成的數字電路模式。對任何一段合成代碼，或圖形化或文本形式，都有相應的電路圖反映邏輯組件該如何連線。通過一段簡單布爾邏輯電路了解下相應的示意圖。圖2表示的是傳遞5個布爾信號并且可圖形化計算所得的二進制值的功能組。

圖2.載入5個信號的簡單布爾邏輯

　　在通常情況下（LabVIEW SCTL―單周期定時環路外），圖2所示相應電路圖同圖3所示相近。

圖3.為圖2中布爾邏輯的相應電路圖

　　雖然很難明白，但是實際上這里創建了兩個并行分支的電路。最上面的5條黑線被反饋到第一個分支，它在每個布爾操作間添加了觸發器。最下面的5條黑線構成了第二個邏輯鏈。其中一支路在每步操作之間增加了同步寄存器，另一條邏輯鏈是確保執行數據流的。本電路圖正常工作時總共需要12個觸發器和12個查找表。上端分支和每個元件將在以后章節分析。

觸發器

圖4.觸發器符號