基于FPGA的直接數(shù)字頻率合成技術(shù)設(shè)計(jì)

２?。模模釉冢疲校牵林械膶?shí)現(xiàn)

考慮到本系統(tǒng)的規(guī)模以及以后的擴(kuò)展需要，該系統(tǒng)中的ＤＤＳ電路采用ＶＨＤＬ硬件描述語(yǔ)言來(lái)實(shí)現(xiàn)，因?yàn)椋郑龋模陶Z(yǔ)言設(shè)計(jì)的電路模塊可以方便地移植到不同的ＦＰＧＡ芯片中。由于硬件原因，本系統(tǒng)的最高頻率為１００ｋＨｚ，因此，采用常規(guī)設(shè)計(jì)即可滿足要求，但若要應(yīng)用于高速系統(tǒng)，還要采用一些提高系統(tǒng)運(yùn)行速度的措施，如采用流水線技術(shù)，即在設(shè)計(jì)中把延時(shí)較大的組合邏輯塊切割成兩塊大致相等的組合邏輯塊，并在這兩個(gè)邏輯塊中插入觸發(fā)器，也可通過(guò)多個(gè)觸發(fā)器時(shí)鐘來(lái)提高系統(tǒng)速度，還可以采用ＡＬＴＲＥＡ 公司的ＦＰＧＡ器件所特有的進(jìn)位鏈來(lái)設(shè)計(jì)高速電路。

圖２所示為一個(gè)具有頻率、相位與幅度調(diào)制的ＤＤＳ系統(tǒng)的ＦＰＧＡ組成框圖。它的頻率調(diào)制可以在調(diào)諧寄存器與相位累加器之間插入一加法器來(lái)實(shí)現(xiàn)，頻率調(diào)制與相位調(diào)制有相同的分辨率，因此，頻率可以覆蓋整個(gè)調(diào)諧頻段。相位調(diào)制器可通過(guò)在相位累加器后插入一個(gè)加法器來(lái)實(shí)現(xiàn)。幅度調(diào)制則是在正弦查找表后插入一個(gè)乘法器來(lái)實(shí)現(xiàn)。該系統(tǒng)具有高精度、高穩(wěn)定性等特點(diǎn)。

２．１ ＲＯＭ查找表的設(shè)計(jì)

ＲＯＭ查找表在整個(gè)設(shè)計(jì)中是一個(gè)比較重要的部分。為了保證波形的平滑，設(shè)計(jì)時(shí)可將一個(gè)周期分為１０２４個(gè)點(diǎn)。但是，點(diǎn)數(shù)太多時(shí)，用文本方式輸入可能有很多困難。因此，應(yīng)當(dāng)用Ｃ語(yǔ)言描述正弦方程式，最后再將其轉(zhuǎn)化為所需的ｍｉｆ文件。以下是其Ｃ語(yǔ)言的源程序：

ｍａｉｎ()

{ｉｎｔ ｉ;ｆｌｏａｔ ｓ;

ｆｏｒ(ｉ＝０;ｉ＜１０２４;ｉ＋＋)

{ ｓ ＝ ｓｉｎ(ａｔａｎ(１)＊８＊ｉ／１０２４);

．．．．．．

２．２ ＤＤＳ主模塊設(shè)計(jì)

ＤＤＳ主模塊部分可根據(jù)上述原理，采用ＶＨＤＬ來(lái)描述，以下是部分源程序：

ＢＥＧＩＮ

ＰＲＯＣＥＳＳ (ｃｌｋ)

ＢＥＧＩＮ

ＩＦ(ｃｌｋ＇ｅｖｅｎｔ ＡＮＤ ｃｌｋ＝＇１＇) ＴＨＥＮ

＼＼時(shí)鐘上升沿觸發(fā)

ｆｒｅｑｗ＜＝ｆｒｅｑｉｎ;

ａｃｃ＜＝ａｃｃ＋ｆｒｅｑｗ; ＼＼開(kāi)始累加

ＥＮＤ ＩＦ;

ＥＮＤ ＰＲＯＣＥＳＳ;

ｒｏｍａｄｄｒ＜＝ａｃｃ(ａｄｄｅｒ ｗｉｄｔｈ－１ ｄｏｗｎｔｏ ａｄｄｅｒ ｗｉｄｔｈ－１０); ＼＼累加結(jié)果的高１１位作為

查找表的地址位

ｉ_(kāi)ｒｏｍ:ｌｐｍ_ｒｏｍ ＼＼調(diào)用ＲＯＭ查找表

．．．．．．