基于FPGA的自適應鎖相環設計
加入技術交流群
3 鑒相方法及性能分析
如圖l所示，鑒相模塊是鎖相環
的核心模塊之一，其精度和鑒別范圍直接影響鎖相環的性能。系統接收信號為雙相移相鍵控(BPSK)信號，設輸入信號為s(t)=A(t)cos(2πfct+φc(t))，本地載波信號為。將輸入的BPSK調制信號與NCO產生的2路本地載波信號分別進行相乘處理，對產生的乘積信號分別進行低通濾波，去除高頻信號。為保持信號的線性相位及系統的穩定性，可采用有限沖激響應(FIR)濾波器完成低通濾波處理。通過低通濾波處理去除高頻分量后，得到
式中，Q(t)、I(t)分別為鎖相環
環路的同相信號和正交相信號，其中。鑒相處理即是對上述信號進行相應處理以得到對應的相差信號。常用的鑒相方法有正弦鑒相法，2倍角正弦鑒相法，正切鑒相法和反正切鑒相法。其數學表達式分別對應為：sign(I(t))·Q(t)，I(t)·Q(t)，Q(t)／I(t)和arctan[Q(t)／I(t)]。鑒相法的線性度越好、鑒相范圍越廣，則相應的鎖相環
可跟蹤的頻率范圍越大。利用仿真軟件MATLAB對上述4種鑒相法對應的鎖相環進行仿真。仿真參數對應實際系統中設置的參數，即采樣速率為80 MHz，接收信號中載波分量的頻率為lO MHz。多次實驗結果顯示：隨著起始頻差的不斷增加，2倍角正弦鑒相法對應的鎖相環最先出現跟蹤不上的情況，隨后是正弦鑒相法對應的鎖相環，最后是正切鑒相法和反正切鑒相法對應的鎖相環。用FPGA實現上述4種鑒相器時，正弦鑒相法使用少量的邏輯語句即可實現，占用的邏輯資源較少；2倍角鑒相法需要使用一個乘法器模塊，在邏輯資源的占用上比正弦鑒相法稍多一些；正切鑒相法可選用查表法或者坐標旋轉數字計算機CORDIC方法，占用的邏輯資源較多；反正切鑒相法可使用CORDIC方法實現，占用的邏輯資源也比較多。設計中可根據系統的資源情況和性能要求在上述4種鑒相方法中進行選擇。本文中設計的模塊應用在基于FPGA的直序擴頻接收機中，對資源占用具有比較嚴格的限制，考慮到正弦鑒相法已經能夠滿足當前系統的性能要求，因此選用正弦鑒相法。
4 自適應鎖相環
噪聲水平和跟蹤性能是鎖相環的兩個重要性能參數，但是二者是相互對立的，鎖相環處于噪聲環境中時，環路帶寬越大，跟蹤速度越快，同時引入的噪聲越多；環路帶寬越小，引入的噪聲越少，同時跟蹤速度越慢。通過對鎖相環的傳遞函數進行分析得出，鎖相環的環路帶寬取決于鎖相環中環路濾波器的帶寬，對環路濾波器的帶寬進行調整即是對鎖相環的帶寬進行調整。實際應用中，鎖相環處于噪聲水平較低的環境中時，其參數跟蹤速度更為重要，此時應盡可能增加環路帶寬，相反，噪聲水平較高時，獲取較小的相位抖動更重要，此時應盡可能減小環路帶寬，抑制噪聲信號。設計中按照這一思路，引入噪聲評估模塊，根據當前環境中噪聲的大小對環路濾波器的帶寬進行自適應調整。自適應鎖相環結構如圖2所示，自適應鎖相環在傳統鎖相環的基礎上引入了噪聲評估模塊和系數調整模塊。
4．1 環路濾波器
鎖相環中的環路濾波器是一個線性低通濾波器，它主要有2個功能：1)濾除誤差信號中的高頻分量；2)為鎖相環路提供一個短期的記憶，對環路的校正速度起到調節作用。模擬鎖相環中的環路濾波器由電阻、電容和運算放大器等線性元件組成，如RC積分濾波器、無源比例積分濾波器、有源比例積分濾波器等等，數字環路中的環路濾波器可利用雙線性變換和它們一一對應。設計中以有源比例積分濾波器為原型，通過雙線性變換得到。鎖相環的階數比環路濾波器的階數大1。環路濾波器的階數越高，對應鎖相環的跟蹤性能越強大，二階環路濾波器對應的三階鎖相環具有跟蹤加速度頻率輸入的特性，對于本系統，二階鎖相環已經滿足要求，因此采用一階環路濾波器，與之對應的環路濾波器的數字化結構如圖3所示。
圖3中C1、C2為環路濾波器的系數，將此濾波器的傳遞函數引入鎖相環，得出鎖相環的傳遞函數，對照標準形式
評論