基于89C55和FPGA的頻率特性測(cè)試儀

4．2 數(shù)據(jù)分析
經(jīng)過(guò)測(cè)量，雙T網(wǎng)絡(luò)的幅頻及相頻特性曲線(xiàn)如圖8所示。在幅頻特性曲線(xiàn)中，橫坐標(biāo)代表頻率，一格代表1 kHz；縱坐標(biāo)代表增益，一格代表0．5倍。在相頻特性曲線(xiàn)中，橫坐標(biāo)代表頻率，一格代表1 kHz；縱坐標(biāo)代表相位，一格代表5°。

4．3 誤差分析
4．3．1 相位測(cè)量誤差分析
(1)計(jì)數(shù)誤差。計(jì)數(shù)器總會(huì)存在±1的誤差，這個(gè)誤差是方案本身存在的，無(wú)法消除，采用改進(jìn)的計(jì)數(shù)方案雖無(wú)法消除誤差，但可減小誤差的影響。
(2)前級(jí)處理引入的誤差。采用計(jì)數(shù)法測(cè)相前需要對(duì)輸入的兩路信號(hào)進(jìn)行限幅放大、電平轉(zhuǎn)換等處理，由于難以保證處理兩路信號(hào)的電路線(xiàn)形度完全一致，因此會(huì)引入誤差。另外在電平轉(zhuǎn)換時(shí)，比較器會(huì)影響轉(zhuǎn)換的方波上升沿或下降沿不穩(wěn)定，影響計(jì)數(shù)結(jié)果。
(3)兩信號(hào)相異或后，用計(jì)數(shù)法測(cè)相位差，其標(biāo)準(zhǔn)時(shí)鐘信號(hào)由晶振產(chǎn)生，采用40 MHz晶振，其晶振頻率穩(wěn)定度也會(huì)影響測(cè)量結(jié)果。
(4)相差測(cè)量精度還可以提高。如果相位差精度要達(dá)到0．1°，正弦波表數(shù)據(jù)應(yīng)該至少儲(chǔ)存360×10個(gè)點(diǎn)，但這里只儲(chǔ)存了1 024個(gè)點(diǎn)。
(5)掃頻DDS部分還可以提高掃頻精度。可以提高FPGA內(nèi)部時(shí)鐘頻率來(lái)提高掃頻精度，掃頻參考時(shí)鐘采用10 MHz，因?yàn)镈／A轉(zhuǎn)換部分是采用轉(zhuǎn)換速度為100 ns的DAC0800，因此完全可以進(jìn)一步提高參考時(shí)鐘的頻率，DAC0800轉(zhuǎn)換速度完全可以達(dá)到。
4．3．2 幅度測(cè)量誤差分析
幅度測(cè)量是采用真有效值檢波，AD637芯片本身在檢測(cè)有效值時(shí)存在固定偏差，但對(duì)前后信號(hào)產(chǎn)生的偏差一致，而且可以通過(guò)軟件對(duì)測(cè)量結(jié)果進(jìn)行校準(zhǔn)。

5 總結(jié)分析與結(jié)論
實(shí)驗(yàn)表明，DDS信號(hào)發(fā)生部分掃頻范圍100 Hz～100 kHz，頻率步進(jìn)10 Hz。用戶(hù)可以通過(guò)按鍵選擇定點(diǎn)測(cè)量或特定頻率段掃頻測(cè)量，并能通過(guò)LCD顯示預(yù)置頻率、網(wǎng)絡(luò)前后信號(hào)幅值、相位差及其極性，還可在示波器上顯示幅頻特性和相頻特性曲線(xiàn)。此外，可以方便地實(shí)現(xiàn)定點(diǎn)測(cè)量及特定頻率段測(cè)量，能夠很好地幫助理解頻率特性，且其可擴(kuò)展性好，設(shè)計(jì)出來(lái)的產(chǎn)品體積小，易攜帶，適合教學(xué)等領(lǐng)域的應(yīng)用。