基于FPGA的高清視頻采集與顯示系統設計

高清視頻采集與顯示系統設計

近年來，高清網絡攝像機席卷視頻監控市場，傳統的模擬攝像機也在尋找新的出路提升圖像質量，采用非壓縮方案的高清模擬攝像機成為首選。一般來說，非壓縮方案的硬件平臺有DSP或ASIC或FPGA。本文介紹了一種基于FPGA的視頻采集與顯示系統的設計。系統以FPGA為核心，配合高分辨率CCD圖像傳感器、ADC模數轉換、視頻編碼器等，實現了高清視頻實時采集與顯示。詳細闡述了色彩插值與色彩空間轉換算法和BURST傳輸的FPGA硬件實現。

本文介紹了一種基于FPGA的視頻采集與顯示系統的設計。系統以FPGA為核心，配合高分辨率CCD圖像傳感器、ADC模數轉換、視頻編碼器等，實現了高清視頻實時采集與顯示。詳細闡述了色彩插值與色彩空間轉換算法和BURST傳輸的FPGA硬件實現。測試表明，該系統運行良好，能夠滿足高清視頻實時監控要求。

近年來，高清網絡攝像機席卷視頻監控市場，傳統的模擬攝像機也在尋找新的出路提升圖像質量，采用非壓縮方案的高清模擬攝像機成為首選。一般來說，非壓縮方案的硬件平臺有DSP或ASIC或FPGA。它們各有優缺點，FPGA是現場可編程門陣列，兼顧了實時性與靈活性，而且還可以內嵌CPU，因此適合用來做圖像處理。FPGA的最大缺點是功耗太大，但本文設計的不是便攜式消費電子，功耗問題可以不考慮。

本文在數據傳輸方式上進行了創新，一般的視頻采集與顯示方案均需要使用2個DMA通道和2片SDRAM做緩存，本文采用自行編寫的BURST模塊傳輸，僅需要一片SDRAM，節省硬件開銷的同時降低了PCB板的復雜度。

系統總體設計

FPGA是整個系統的核心，本文采用的FPGA是Cyclone系列的EP3C16，它內部集成了15408個邏輯單元，56個18×18乘法器，4個鎖相環，CCD是SONY的ICX274，其有效分辨率是1600×1200，像素時鐘是36MHz，并且逐行掃描。SDRAM是Micron的MT48LC2M32B2，容量是2M×32bit，完全滿足本設計的需要。

首先ADC驅動CCD，CCD輸出模擬視頻，經過ADC轉換成數字圖像數據，然后通過FPGA內部的BURST傳輸寫到SDRAM，在SDRAM內部開辟三段數據空間。其中code區域存放NIOS軟件代碼，bufferA和bufferB作為圖像數據緩存，當圖像數據寫入bufferA時，可以讀bufferB用于顯示，當一幀數據采集完后，切換BURST傳輸地址，寫入bufferB，此時讀bufferA用于顯示，這樣數據可以不間斷地采集和顯示，這就是所謂乒乓操作。FPGA輸出的視頻數據經過編碼器編碼后形成串行碼流，即SDI數據，然后經過同軸電纜線傳輸到具有SDI接口的顯示器顯示。其中，FLASH用來保存NIOS軟件和FPGA硬件配置信息。

在FPGA內部實現的模塊中，VIDEOIP是根據AVALON總線規范編寫的用戶自定義模塊，其余的模塊均是ALTERA提供的標準模塊，只需要在SoPCBuilder中調用即可，因此本系統的設計主要是VIDEOIP的設計。

硬件模塊設計

硬件模塊也就是VIDEOIP模塊，主要由色彩插值、色彩空間轉換、FIFO三部分構成。基于成本與工程復雜度的考慮，本系統為單CCD系統，在CCD表面覆蓋一層色彩濾波陣列(CFA)，該濾波陣列采用Bayer格式，每個像素點只有一個顏色通道，為了實現彩色顯示，每個像素點必須要有RGB3個通道，要通過色彩插值才能獲得其余兩個通道。本文處理的視頻數據都是YCbCr格式，因此還需要經過色彩空間轉換將RGB格式轉換成YCbCr格式。由于NIOS處理器的位寬是32bit，而YCbCr(4：2：2)是16bit，所以YCbCr必須經過FIFO，當FIFO半滿時，通過BURST傳輸寫數據到SDRAM。值得注意的是：寫入FIFO之前，YCbCr的格式是4：4：4，為了方便顯示，必須轉換成4：2：2，本設計采取了最簡單的處理方式，就是Cb和Cr間隔采樣。實驗表明，這種處理不影響顯示效果。