基于FPGA的全新數字化PCM中頻解調器設計

摘要：為了對中頻PCM信號進行直接解調，提出一種全新的數字化PCM中頻解調器的設計方法。在實現過程中，采用大規模的FPGA芯片對位幀同步器進行了融合，便于設備的集成化和小型化。這種新型的中頻解調器比傳統的基帶解調器具有硬件成本低和誤碼率低等優點。
關鍵詞：FPGA；PCM；中頻；解調器

在傳統的數據接收處理流程中，遙測接收機將接收到的射頻信號進行兩次下變頻到零中頻，然后經過D／A輸出基帶信號；PCM數據流經過位同步、幀同步后恢復出數據，通過數據處理計算機將數據進行顯示和存儲。隨著現代電子技術的迅猛發展，高速A／D芯片的出現和大容量FPGA芯片的成熟應用，高度集成的數字化解調技術應運而生，筆者提出了一種基于FPGA的全新數字化的PCM中頻解調器的設計方
案。本方案具有高度的集成性，較低的誤碼率，硬件資源少、實現簡單等優點。

1 功能和設計要求
1．1 中頻解調器的功能
中頻解調器主要完成對接收機70 M中頻信號進行數字化處理，然后通過位同步器重建碼元時鐘、恢復串行數據和碼型轉換；通過幀同步器完成字、幀同步，對齊幀結構數據格式，并將串行數據流轉換為并行數據流；最后通過計算機將數據進行存儲和處理。其主要功能組成如圖1所示。

1．2 中頻解調器的技術要求
中頻解調器的位速率、幀長等多項指標都是可編程設置的，具體指標如下：
1)輸入頻率：70MHz；
2)輸入信號強度：(-10±5)dBm；
3)位速率范圍100 kbps～5Mbps可編程；
4)碼型：NRZ_L／M／S可選擇；
5)字長：8；
6)幀長：8～10224可編程；
7)同步碼長度：4～32位；
8)同步碼位置：在前或在后；
9)輸出：USB接口輸出。

2 設計思路和方案
2．1 高速A／D采樣設計
自軟件無線電的概念提出后，模擬信號數字化是軟件無線電設計中的關鍵所在。在軟件無線電的設計中，A／D模塊完成模擬信號到數字信號的轉換，A／D采樣頻率的選擇會對原有信號以及后面數字信號處理產生重要的影響，所以如何選擇合適的采樣頻率是中頻解調器的關健設計之一。采樣定理主要包括Nyquist采樣定理和帶通采樣定理，對于信號頻譜分布在頻帶(fL，fH)上的帶通信號進行采樣，通常采用帶通采樣定理，來選取合適的采樣頻率。
根據帶通信號采樣理論公式，采樣速率fs滿足：

式中，n取能滿足fs≥2(fH-fL)的最大正整數，則用fs進行等間隔采樣所得到的信號采樣值能準確地恢復原信號。
本系統中頻帶寬最大為10 M，因此ADC模塊選用40 MHz的采樣頻率、12位量化。