EDA在數字系統設計中的應用

WHEN S3=>IF w3=’1’THEN

state=S0;

END IF;

END CASE;

END IF;

END PROCESS;

c1=’1’WHEN state=S0 ELSE’0’;

c2=’1’ WHEN state=S2 ELSE’0’;

c3=’1’ WHEN(state=S1 OR state=S3)ELSE’0’;

r1=’1’ WHEN(state=S2OR state=S3)ELSE’0’;

g1=’1’ WHEN state=S0 ELSE’0’;

y1=’1’ WHEN state=S1 ELSE’0’;

r2=’1’ WHEN(state=S0 OR state=S1)ELSE’0’;

g2=’1’ WHEN state=S2 ELSE’0’;

y2=’1’ WHEN state=S3 ELSE’0’;

END beh_control;

LIBRARY IEEE;

USE IEEE.STD_LOGIC_1164.ALL;

ENTITY timer IS ——定時器實體說明

PORT(clk,c:IN STD_LOGIC;

d:IN INTEGER RANGE 1TO 31;

w:OUT STD_LOGIC);

END timer;

ARCHITECTURE beh_timer OF timer IS ——定時器結構體

BEGIN

PROCESS(clk)

VARIABLE cnt: INTEGER RANGE 0 TO 31;

BEGIN

IF(clk=’1’)THEN

IF(c=’1’AND cnt>0)THEN

cnt:=cnt-1;

ELSE

cnt:=d;

END IF;

END IF;

IF cnt=0 THEN

w=’1’;

ELSE

w=’0’;

END IF;

END PROCESS;

END beh_timer;

　　完成了上述兩個基本模塊，可以形成頂層文件，在MAX+plusII環境下進行編譯和仿真，驗證系統功能是否正確，如果出現錯誤，需要進行修改，直到完全通過為止。當設計人員確定設計工作已基本成功時，即可通過編程電纜下載數據流來進行硬件驗證。驗證合格后，總體設計工作即圓滿結束。該系統在編寫控制器的源程序時，有多種編寫方法，以下是控制器的VHDL程序的另外兩種定義方法：

（1）

…
ARCHITECTURE con1_arc OF con1 IS
SIGNAL current_state:state;
BEGIN
…

　　在進行時序分析時，卻出現了不按設定的計數順序工作的結果：14，13，2，1，0… 經過反復修改調試，對程序進行修改，如（2）所示：

（2）

ARCHITECTURE con1_arc OF con1 IS
SIGNAL current_state:state;
SIGNAL TEMP_STATE:state；
...
TEMP STATE=current_state;
BEGIN
...

　　在這種設計方法中，多定義了一個信號變量，從而使得程序能按設定的狀態14，13，12，11…進行轉換。

　　從上述可知：EDA技術的優越性在于可以直接從程序中修改錯誤及系統功能，而不需要硬件電路的支持， 即把后期進行的系統調試轉移到設計實現之前在計算機上進行的功能仿真和時序仿真。使系統的功能修改及調試比較方便、快捷、準確，既縮短了研發周期，又大大節約了成本。

6 結語

　　電子系統的設計輸入可以用原理圖、波形、VHDL語言等方式輸入，下載配置前的整個過程幾乎不涉及到整個硬件，而硬件設計的修改也如同修改軟件程序一樣快捷方便，即通過軟件方式的設計與測試，達到對特定功能的硬件電路的設計實現，這種現代電子系統設計技術采用自頂向下分層次、模塊化設計方法，先化整為零，再優化綜合，靈活通用，已成為研制、開發數字系統最理想的選擇，是現代電子電路設計方法的一個趨勢，體現了硬件設計向軟件化方向發展的新思路。