基于FPGA的寬帶數(shù)字信道化接收機(jī)的設(shè)計(jì)

實(shí)驗(yàn)四：用一臺(tái)Agilent的E4438C矢量信號(hào)發(fā)生器和兩臺(tái)Agilent的83752A作為中頻輸入，分別輸入載頻510MHz，PRI=100μs，PW=10μs；載頻為720MHz，PRI=90μs，PW=8μs；載頻為930 MHz，PRI=80μs，PW=20μs的三路脈沖信號(hào)。用示波器采集三路信號(hào)包絡(luò)脈沖輸出接口信號(hào)，可得系統(tǒng)對(duì)多信號(hào)處理結(jié)果如圖11所示。最上邊的線為第一路包絡(luò)脈沖輸出接口，中間的線為第二路包絡(luò)脈沖輸出接口，下邊的線為第三路包絡(luò)脈沖輸出接口。當(dāng)信號(hào)在時(shí)域交疊時(shí)，由不同的輸出接口輸出包絡(luò)脈沖；否則在第一路輸出接口輸出。由圖11可以看出系統(tǒng)完成了對(duì)同時(shí)到達(dá)多信號(hào)的處理。

圖11 系統(tǒng)的多信號(hào)處理結(jié)果

4 結(jié)論

本文結(jié)合工程實(shí)際，完成了960MHz的16通道數(shù)字信道化接收機(jī)的FPGA實(shí)現(xiàn)。采用多相濾波器的高速高效數(shù)字信道化結(jié)構(gòu)實(shí)現(xiàn)的數(shù)字信道化接收機(jī)，既能保證寬瞬時(shí)帶寬要求，又能達(dá)到實(shí)時(shí)處理的目的；與傳統(tǒng)的數(shù)字信道化結(jié)構(gòu)節(jié)省硬件資源，提高系統(tǒng)的整體工作性能。FPGA仿真結(jié)果表明該模型在FPGA上實(shí)現(xiàn)的可行性以及實(shí)用性，并且實(shí)現(xiàn)了預(yù)期的指標(biāo)要求。