一種基于DDR高速圖像緩存的實現

隨著半導體傳感器技術的發展，在實際應用中越來越多地用到了高幀頻、大面陣的CCD相機以獲取高質量、高分辨率的圖像數據。以分辨率為1K×1K、幀頻為200f/s、8bit灰度級的相機為例，其圖像數據流速率就將高達200MB/s，這對圖像的高速緩存和記錄提出了挑戰。高速緩存的實現是實時記錄的前提條件，高速圖像記錄之前必須采用合理的緩存機制來完成高速圖像數據緩存。
　　目前高速緩存實現方案有三種： 第一種是FIFO（先進先出）方式,FIFO存儲器就像數據管道一樣，數據從管道的一端流入,從另一端流出，先進先出,省略了地址線，接口簡單方便，其缺點是容量可擴展性差。第二種是雙口RAM方式,具有兩套獨立的數據、地址和控制總線，因而可從兩個端口同時讀寫而互不干擾，能達到很高的傳輸速度，并且具有隨機存取的優點，缺點是需要用戶產生地址邏輯。 第三種是高速SRAM切換方式，高速SRAM只有一套數據、地址和控制總線，可通過三態緩沖門來實現兩塊SRAM的乒乓切換操作，該方案提高了系統帶寬，缺點是切換電路控制比較復雜。
　　目前高速緩存方案中常采用三種介質：第一種是SRAM,其具有操作簡單的特點，但是昂貴的價格和容量的有限性限制了其在高速大容量的緩存中的應用。第二種是SDRAM，由于需要進行刷新、預充電等操作，控制難度大于SRAM，同時由于其數據傳輸只在時鐘沿上沿進行，因此其傳輸帶寬還是受時鐘頻率的限制。第三種是DDR SDRAM，克服了SDRAM數據帶寬的問題，在時鐘的上下沿均傳輸數據，帶寬是SDRAM的兩倍，性價比高，是目前高速緩存的最理想介質。
　　本文以Micron DDR SDRAM[1]作為緩存介質，發揮了FIFO接口簡單、DDR的容量可擴展性和高數據帶寬的優點。在工作時鐘100MHz的條件下，以FIFO作為緩存方案實現了緩存容量32MB、數據傳輸率高達360MB/s的高速圖像緩存，彌補了FIFO容量小和DDR用戶接口邏輯復雜的缺點，具有較好的應用前景。

1 系統設計
為提高設計的可移植性和可擴展性，采用了模塊設計的方法，設計四個模塊來完成圖像緩存功能。系統框架如圖1所示。用戶層接口模塊負責與用戶進行通信，接收用戶命令和圖像數據并產生控制命令到應用層控制模塊；應用層控制模塊負責接收來自用戶層命令以及物理層控制模塊的狀態反饋信號，產生讀寫命令及DDR操作地址發送到物理控制模塊；物理層控制模塊負責接收應用層發送來的操作地址和命令以及和用戶層進行數據通信，同時負責產生DDR器件操作所需要的時序邏輯功能來完成對DDR器件的物理層操作。

1.1 物理層控制模塊
　　DDR器件在上電過程中有一系列復雜的操作：上電后至少等候200?滋s然后連續執行如下一連串命令：
全充電→空命令→配置外部模式寄存器→空命令→配置內部模式寄存器→全充電→空命令→自動刷新→空命令→自動刷新→空命令→用戶發出任何有效操作命令。
該模塊的狀態機如圖2所示，復位或者上電后進入初始化狀態，初始化完成后進入工作等待（空閑）中，由于DDR器件的構造特點，需要每隔64ms對器件所有存儲單元進行一次刷新。DDR器件本身具有自動刷新計數器，刷新一行計數器便增加一，因此自動刷新的時間間隔由DDR的行數決定，本設計采用Micron MT46V32M16器件，行數為8K,計算得到相鄰自動刷新命令的間隔為7.8μs。設計中采用一個計數器，每隔7.8?滋s就發出一個自動刷新的命令，控制器在工作空閑狀態下響應并發出自動刷新命令。