FIFO芯片IDT72V3680概述及應用

1 FIFO概述

　　FIFO芯片是一種具有存儲功能的高速邏輯芯片，可在高速數字系統中用作數據緩存。FIFO通常利用雙口RAM和讀寫地址產生模塊來實現其功能。FIFO的接口信號包括異步寫時鐘（wr-clk）和讀時鐘（rd-clk）、與寫時鐘同步的寫有效（wren）和寫數據（wr-data）、與讀時鐘同步的讀有效（rden）和讀數據（rd-data）。寫地址產生模塊一般還根據讀地址和寫地址來產生FIFO的滿標志。讀地址產生模塊一般根據讀地址和寫地址的差來產生FIFO的空標志。

為了實現正確的讀寫和避免FIFO的上溢或下溢，通常還應給出與讀時鐘和寫時鐘同步的FIFO的空標志（empty）和滿標志（full），以禁止讀寫操作。寫地址產生模塊通常根據寫時鐘和寫有效信號來產生遞增的寫地址，而讀地址產生模塊則根據讀時鐘和讀有效信號來產生遞增的讀地址。

FIFO一般在操作時，首先在寫時鐘wr clk的上升沿且當wren有效時，將wrdata寫入雙口RAM中寫地址對應的位置中，然后將讀地址對應的雙口RAM中的數據輸出到讀數據總線上，這樣就可實現先進先出功能。讀寫操作一般會自動訪問存儲器中連續的存儲單元。從FIFO中讀出的數據順序與寫入的順序相同，而地址的順序則在內部已經預先定義好，因此，對FIFO芯片的操作不需要額外的地址信息。另外，FIFO芯片還能提供對讀／寫指針的復位功能。　　2 IDT72V3680簡介

　　2．1 IDT72V3680功能特點

　　IDT72V3680屬于IDT公司的高密度supersyncTMⅡ36位系列存儲器IDT72V3640～3690中的一種，其存儲結構為16，384×36。這一系列CMOS工藝的FIFO（先入先出）芯片具有極大的深度。其基本功能特點如下：

• 　　對讀／寫口都可進行靈活的總線寬度設置，可選擇不同的輸入／輸出數據線寬度（可在36 in 36 out；36 in 18 out；36in 9 out；18 in 36 out；9in 36 out中選擇）；
• 　　重傳操作延時很低且固定；
• 　　首字的寫入到讀出的延時很低且固定；
• 　　數據密度高達1Mbit；
• 　　操作時鐘可達166MHz；
• 　　可選大／小字節排列格式；
• 　　主復位方式可提供FIFO整體清零，部分復位只清掉存儲數據，但保留可編程設置項；
• 　　幾乎空／滿標志置位或無效操作可選擇同步或異步時間模式；
• 　　具有兩種時間工作模式，分別為IDT標準模式（采用和標志位）和FWFT首字直傳模式（采用標志位）；
• 　　讀寫操作采用獨立時鐘，并可異步操作；
• 　　采用TQFP（128引腳）和PBGA（144引腳）兩種封裝形式，其中PBGA封裝形式不僅可用JTAG口提供邊界掃描功能，還可選擇同步或者異步讀寫操作（只對PBGA封裝）；
• 　　與5V輸入兼容；
• 　　具有節電模式；
• 　　管腳可與更高密度的芯片IDT72V36100和IDT72V36110兼容。

　　IDT72V3680的內部結構框圖如圖1所示。

　　2．2 使用要點

　　IDT72V3680系列產品在使用中，通常應注意以下幾點：

　?。?）兩種可選擇的時間運行模式的區別

　　在主復位時，FWFT／SI信號電平為低表示選擇IDT標準模式，否則表示選擇首位字直傳模式FWFT。在兩種不同模式下，其輸出的標志信號也有所不同，其中、為IDT標準模式；（輸出準備好）輸入準備好）為FWFT模式。另一個區別是在FWFT方式下，第一個寫入字在三個讀時鐘上升沿后將直接傳到輸出Qn上，而不需要信號有效，以后寫入的字則需要信號有效才能通過Qn傳出；而在IDT方式下，寫入字都需要有效才能讀出數據。另外，FWFT在深度擴展時，FIFO可串行連接，即上一個FIFO的Qn直接連接下一個FI－FO的Dn，而無需額外控制邏輯。

　?。?）兩種復位操作

　　IDT72V3680有主復位（MRS）和部分復位（PRS）兩種方式（都屬于異步操作）。當主復位啟動后，讀寫指針都指向第一個數據位置，幾乎空標志置低，幾乎滿標志和半滿標志置高，同時，輸入／輸出的總線寬度、可編程標志位的同／異步方式以及是否需要去掉字節中的校驗位均被確定，輸出寄存器初始化為全零，上電即進行復位，以后才可進行寫操作。而當部分復位后，只有讀寫指針復位，幾乎空標志置低，幾乎滿標志和半滿標志置高電平，其余各種運行方式不變，部分復位可在操作進行中進行復位，當經過編程設定的偏置值不理想時，可隨時調用。