在射頻產(chǎn)品設計中將仿真與測量相結(jié)合

　　縮短產(chǎn)品開發(fā)周期一直以來都是研發(fā)機構(gòu)的主要目標。減少開發(fā)時間的方法之一是將設計和測試工作同步進行——即通常遵循V型圖產(chǎn)品開發(fā)模式。這種方法已經(jīng)應用于汽車業(yè)和航空業(yè)。

　　在這些行業(yè)中，最終的產(chǎn)品是一個高度復雜的“由系統(tǒng)組成的系統(tǒng)”，V型圖的左側(cè)是設計，右側(cè)代表的是測試/驗證(如圖1所示)。V型圖真正的含義是指在整個系統(tǒng)開發(fā)完成之前，即開始對子系統(tǒng)進行測試和驗證，從而實現(xiàn)更高的效率。　　

圖1： 當設計大型的“由系統(tǒng)組成的系統(tǒng)”時，從V型圖中可以很方便地看出：哪些子系統(tǒng)可以獨立于整個系統(tǒng)進行測試。

　　并行設計和測試的方法，例如V型圖方法，在具有高度管制環(huán)境的行業(yè)中已經(jīng)得到了普遍應用，而且這些方法在其它行業(yè)以及其它類型的設備中的使用也在不斷增加。例如，在半導體和消費電子行業(yè)，更短的產(chǎn)品生命周期和日益復雜的產(chǎn)品復雜性迫使企業(yè)不斷地減少產(chǎn)品開發(fā)時間。

　　根據(jù)2009年 McKinsey公司對半導體IC設計過程的調(diào)查，半導體行業(yè)的產(chǎn)品生命周期與產(chǎn)品開發(fā)類型的比例大約是汽車行業(yè)的三分一。McKinsey公司的此項調(diào)查還估算出一個新半導體設計的平均開發(fā)時間大約是19個月。因此，他們認為企業(yè)的研發(fā)能力是一個關(guān)鍵區(qū)分因素。

　　由于在產(chǎn)品開發(fā)過程中提高研發(fā)能力是企業(yè)的當務之急，并行設計和測試的理念已經(jīng)遍及整個電子行業(yè)。實行這一目標的一個關(guān)鍵方法是增加電子設計自動化(EDA)仿真軟件和測試軟件間的連通性，并一直貫徹至組件級。

　　開發(fā)過程中的軟件使用

　　為了理解產(chǎn)品設計流程中仿真軟件的作用，理解軟件在產(chǎn)品開發(fā)的設計和測試兩個階段中的作用是很重要的。在初步設計和仿真中，EDA軟件用于仿真產(chǎn)品的物理或者電氣特性。實際上，我們可以認為EDA軟件是一種實用工具，可以使用數(shù)學模型來表示被測設備(DUT)在一系列輸入的條件下產(chǎn)生的輸出——然后向設計師展示這些參數(shù)指標。

　　在產(chǎn)品開發(fā)的驗證/確認階段，工程師們使用軟件的環(huán)境略有不同——在真正的原型上自動進行測量。但是，與設計和仿真階段相似的是，驗證/確認階段需要EDA軟件工具使用的那些測量算法。　　

圖2：在整個開發(fā)周期中，軟件起著關(guān)鍵作用。