新款interAptiv內核幫助實現SoC設計中“陰陽”平衡

　　性能和功耗/面積通常是相互沖突的設計目標，就像 SoC 設計中的“陰”和“陽”。每一代的 SoC 都必須不斷地在這兩個設計目標之間糾結，而就當你覺得終于取得完美的平衡時，新的設計目標又推動著你繼續向前!

　　事實上，SoC 性能目標的快速推進確實令人感到驚奇，昨天的“高級”性能，轉眼間，今天就變成“中級”了。

　　以智能手機為例，隨著快速普及，一個新興但飛速增長的入門級智能手機市場已經形成。這些低于 100 美元的手機雖然沒有高端產品的完整功能，但仍需要一定程度的性能，才能支持更多的常見功能。多款早期上市的低成本智能手機是采用單核處理器，但較新的手機將采用多核設計，有可能是分別用作應用處理和基帶處理、或兩者的結合。由此我們需要一個優秀的中端多核處理器，考慮到移動產品的海量特點，低成本和低功耗也是非常重要的設計目標。

　　入門級智能手機是“陰、陽”應用的典范，但它不是唯一苛求面積和功耗效率的設備，還有其他很多設備也需要這樣的中端多核處理性能。受寬帶、移動和新應用的推動，SSD 控制器、家用網關和車載資訊娛樂系統等產品用的 SoC 對于多核的性能需求也日益提升。雖然這些應用不一定需要最高的性能等級，但仍然要求不錯的中級性能。而且，要在嚴格的設計限制條件下取得功耗和性能的平衡，會比僅要求高性能設計的挑戰更大。

　　我們非常高興推出新款 MIPS interAptiv 多線程、多核處理器系列，因為它能提供各種嵌入式設備所需的高效的中端多核性能，并同時具備低功耗和低成本特性，是上述應用和其他有類似需求產品的理想選擇。interAptiv 內核的效率主要來自采用多線程技術，這對于高平行度和因內存訪問而造成流水線暫停的應用來說，特別能顯示出價值。若以單位面積和單位功耗而言，interAptiv 內核能實現最高的性能等級，從而比對手相同等級的內核更有優勢。interAptiv 提供的多核支持，意味著您可以擁有極高的可伸展性與高效多處理的平臺。

　　與 MIPS 的前一代多線程內核相比，interAptiv 內核主要增強了多核性能，如前所述，越來越多的中端設計也向多核轉移，因此突然之間，連接這些內核的模塊能否提供良好性能，就變得非常重要。interAptiv 內核采用 MIPS 第二代整合了 L2 cache控制器的同步管理器 (CM)。通過整合 L2 cache 控制器和其他功能提升，CM 可顯著改善延遲，并提供最佳的系統處理能力。

　　interAptiv 內核也強化了電源管理功能，能智能選取 L1 ICACHE 的路，并具備在 L1 DCACHE 和 DSPRAM 進行 32 位訪問，以及根據總線需求關閉內核時脈的能力。除了這些增強功能，我們前一代多線程/多核產品中的電源管理特性，包括能以單核為基礎進行的電壓門和時鐘門控的集群電源控制，都一并包括在 interAptiv 內核中。

　　對于為高可靠性應用開發 SoC 的設計人員來說，interAptiv 內核可為 L1 DCACHE 和 DSPRAM 內存提供 ECC 糾錯功能，非常適用于存儲或車用駕駛輔助系統等需要資料完整性的應用。

　　因此，雖然我們還不能完全省掉在性能和功耗/成本效率間博取平衡的努力，(抱歉，目前還沒有一個按鈕就能解決這個問題的方案)，但通過 interAptiv 內核，我們可以將整個設計過程變得更為輕松。