為與臺積電競爭，三星將推出SANIT 3D先進封裝技術

11月15日消息，隨著半導體制程微縮越來越逼近物理極限，成本也越來越高昂，越來越多的廠商開始轉向采用Chiplet的方式，將多個小芯片通過先進封裝技術整合在一起，形成類似SoC的效果，以提升整體性能，并降低成本。

特別是在ChatGPT等生成式AI應用的帶動下，市場迫切需要能快速處理大量數據的AI芯片，對于先進封裝技術的需求因此也得到了進一步爆發(fā)。調研機構Yole Intelligence數據顯示，全球先進芯片封裝市場從2022年443億美元成長到2027年660億美元。其中，3D封裝預計將占約25%（即150億美元市場規(guī)模）。

在此背景之下，能夠提升半導體性能的先進封裝技術也成為全新的兵家必爭之地。對此，臺積電、三星和英特爾等制造大廠展開了激烈的競爭。目前，率先推出3Dfabric先進封裝平臺的臺積電取得絕對領先的地位。為了迎頭趕上，三星計劃明年推出“SAINT”（Samsung Advanced Interconnection Technology，三星先進互連技術）先進3D芯片封裝技術，能以更小尺寸的封裝，將AI芯片等高性能芯片、存儲芯片和處理器整合。

三星2021年推出2.5D封裝技術“H-Cube”后，便一直加速芯片封裝技術的開發(fā)。今年4月，三星表示提供封裝統包服務（package turnkey service），處理從芯片生產到封測整個過程。

知情人士11月12日表示，三星計劃在明年推出全新的“SANIT”品牌的3D先進封裝技術：垂直堆疊SRAM和CPU的“SAINT S”；CPU、GPU等處理器和DRAM內存垂直封裝的“SAINT D”、應用處理器（AP）堆疊的“SAINT L”。

其中，“SAINT S”等新技術已通過驗證測試。但消息人士指出，三星與客戶完成進一步測試后明年推出商用服務，目標是通過SAINT新技術，提高數據中心AI芯片及內置AI功能手機應用處理器的性能。

另外，根據外媒引用知情人士的消息指出，三星內部正考慮將其先進的3D封裝技術應用于Exynos系列移動處理器上，有助于進一步提高Exynos處理器的整體性能和生產效率，并降低成本，進一步增強其產品競爭力。

除了三星之外，臺積電也正在努力擴大其2.5D先進封裝技術的（CoWos）的產能，并斥巨資測試和升級其3D芯片間堆疊技術“SoIC”，以滿足蘋果和英偉達等客戶需求。臺積電7月表示，投資新臺幣900億元（約29億美元）新建先進封裝廠。

至于英特爾，其已經開始使用自家新一代3D芯片封裝技術“Foveros”制造先進芯片。另外英特爾最新先進的對外開放的封裝服務也將在2026年進入量產。不同于其他家主要提供以硅制程的中介層技術，英特爾計劃采用更為先進的玻璃材質基板來替代傳統基板，旨在助力英特爾實現在2030年前將單一封裝芯片中的晶體管數量上限提高至1萬億個的目標。

11月初，世界第三大晶圓代工廠聯華電子（UMC）也推出了晶圓對晶圓（Wafer-to-Wafer，W2W）3D IC項目，利用硅堆疊技術提供高效整合內存和處理器的尖端解決方案。

聯華電子表示，W2W 3D IC項目雄心勃勃與日月光、華邦、智原科技（Faraday）和益華電腦（Cadence Design Systems）等先進封裝廠及服務公司合作，以便充分利用3D芯片整合技術滿足邊緣AI應用的特定需求。

編輯：芯智訊-浪客劍