【芯論語】科普：芯片中的“層”，“層層”全解析

前言：集成電路(芯片)是用光刻為特征的制造工藝，一層一層制造而成。所以,芯片技術中就有了“層”的概念。那么，芯片技術中有多少關于“層”的概念？媒體報道說美光公司推出了176層的3D NAND閃存芯片，這里的“層”又是什么意思？本文從科普的視角，來個“層層”全解析。

要說明芯片技術中“層”的概念，要先大致了解一下芯片的設計和制造過程。這些科普內容已在我的另一片文章“【芯論語】光刻如何一步一步變成了芯片制造的卡脖子技術？”中介紹過[5]。該文介紹了光刻工藝如何按照芯片設計布圖(Layout)，一層一層把不同的半導體材料制作在硅片上，最后形成了一個有結構的電路元器件層的過程。本文不再展開論述，僅引用了這篇文章中如下兩張圖加以說明。

圖1.光刻工藝過程的示意圖

圖2.多次光刻工序“堆疊”形成立體的電路結構

圖1是光刻工藝過程的示意圖。圖2a是芯片布圖上一個晶體管的設計布圖，芯片布圖在制造準備過程中被分離成多個掩膜圖案，并制成一套多張的掩膜版(圖2b)。芯片制造廠按照工藝順序安排，逐層把掩膜版上的圖案制作在硅片上，形成了一個立體的晶體管(圖2c)。

一個芯片上可以包含數億～數百億個晶體管，并經過互連實現了芯片的整體電路功能。經過制造工藝的各道工序后，這些晶體管將被同時加工出來。并且，在硅晶圓上整齊排滿了數量巨大的相同芯片，經過制造工藝的各道工序后，這些芯片也將被同時加工出來。

一、材料介質層 vs 電路層

參見圖3，芯片布圖上的每一層圖案用不同顏色標示。對應每一層的圖案，制造過程會在硅晶圓上制做出一層由半導體材料或介質構成的圖形。本文把這些圖形層稱之為材料介質層。例如P型襯底層、N型擴散區層、氧化膜絕緣層、多晶硅層、金屬連線層等。芯片布圖有多少層，制造完成后的硅晶圓上基本就有多少材料介質層。根據工藝安排，材料介質層的層數也許還會有增加。

圖3.芯片布圖中的晶體管與硅片上制作而成的立體的晶體管的對應示意圖

芯片制造就是按照芯片布圖，在硅晶圓上逐層制做材料介質層的過程。材料介質層在硅晶圓上疊加在一起，就形成了整個芯片上，乃至整個硅晶圓上所有的電路元器件。它們主要包括晶體管(三極管)、存儲單元、二極管、電阻、連線、引腳等。

圖4.芯片微觀示意圖 (從材料介質層角度看是縱橫交錯的線條，從電路層角度看是平鋪在硅片上的一層電路元器件)

這些電路元器件從材料介質層的角度上看是有結構的、立體的。但是，電路元器件是平面分布在硅片上，乃至整個硅晶圓上，它們是二維(2D)分布的，是一個平面層。本文把硅晶圓上的電路元器件層稱之為電路層。這樣的芯片裸片封裝起來就是早期傳統的平面芯片(2D芯片)。

二、平面結構器件 vs 側向結構器件

電路層中，早期電路元器件的結構是平面擺放的，稱為平面(Planar)結構器件。為了提高芯片集成度，電路元器件特別是晶體管尺寸一直在按照摩爾定律縮小，當器件尺寸縮小到不能再縮小的時候，業界發明了把電路元器件豎起來的結構形式，以縮小芯片面積。有人把這種豎起來的器件稱為三維 (3D)、立體的結構器件。筆者覺得將其稱為側向(Sideways)結構器件更為準確。因為如論平面結構器件還是側向結構器件，雖然從材料介質層角度看都是立體的，但是從元器件整體來看，它們平面分布在硅晶圓上，只是一層電路元器件，并沒有立體的概念。

圖5.平面和側向的晶體管結構

圖6.平面和側向的閃存單元結構

早期的芯片制造工藝比較傳統，在硅晶圓上只能制造一個電路層。以圖5所示的晶體管和圖6所示的閃存單元舉例，電路元器件的結構不管是平面的(圖5a、圖6a)，或者是側向的(圖5b、圖6b)，元器件上面不再有元器件的堆疊。經過電路層制造、劃片、封裝和測試，就完成了芯片制造的全過程。這種單個電路層的芯片就是早期傳統的平面芯片(2D芯片)。

三、多層芯片堆疊封裝，形成偽3D芯片

隨著芯片封裝工藝進步，為了縮小芯片尺寸，業界發明了多層芯片堆疊封裝技術。開始時，堆疊封裝是把多個芯片裸片堆疊放置在一起，把芯片之間的信號通過邦定(bonding)技術連結，組成內部的完整系統，再把外部信號通過封裝引腳外連，最后封裝成為一個完整芯片(圖7a)。后來，業界發明了硅通孔(TSV)技術，堆疊的芯片裸片之間的信號是通過TSV連接，形成了更加緊湊的多芯片堆疊封裝芯片(圖7b)。

圖7.多芯片堆疊封裝示意圖(來源：Jin-Fu Li,EE,NCU)

這種芯片內部有多個電路層，它們可以稱為立體芯片，或者稱為3D芯片。但是，這種3D芯片是在封裝階段通過多層芯片裸片堆疊形成的，從芯片制造角度看，這種3D芯片只能看作是偽3D芯片。

四、多層電路層堆疊制造，形成真3D芯片

目前，芯片制造工藝已發展到爐火純青的地步。為了節省硅片面積，在下面的電路層制作完成之后，可以繼續在其上制做另一層電路層，形成兩個、甚至多個電路層在硅晶圓上的堆疊，在芯片制造階段就完成了3D芯片的制造。這樣就實現了真正意義上的立體芯片，也簡稱3D芯片。

這種技術目前主要用在3DNAND閃存等很規則的芯片制造領域。存儲單元(Memory Cell)采用側向結構。一般地，閃存芯片如果號稱是N層的NAND閃存，就至少有N個電路層。目前，三星的3D V-NAND存儲單元的層數已由2009年的2層逐漸提升至24層、64層，再到2018年的96層[2]，2019年8月完成128層V-NAND閃存的開發，并實現量產。三星計劃2021年下半年則會量產第7代V-NAND閃存,堆疊層數提升到176層。美光已發布了采用最新技術的第五代176層3D NAND閃存芯片[4]。

圖8.3D NAND閃存芯片的多電路層堆疊結構示意圖

(來源：參考資料2，經作者整理)

在國內，長江存儲2017年7月研制成功了國內首顆3D NAND閃存芯片；2018年三季度32層產品實現量產；2019年三季度64層產品實現量產。目前已宣布成功研發出128層3D NAND閃存芯片系列[3]。長江存儲3D NAND閃存技術的快速發展，得益于其獨創的“把存儲陣列(Cell Array)和外圍控制電路(Periphery)分開制造，再合并封裝在一起”的XtackingTM技術。

據報道，美光最新一代的176層3D NAND將直接取代96層的版本。目前已知的是，美光首批176層3D NAND采用了將雙88層融合到一起的設計(堆疊512Gbit TLC閃存)。該芯片技術換用了電荷陷阱存儲單元的方案，似乎也極大地降低了每一層的厚度。目前176層的裸片僅為45μm，與美光的64層浮柵3D NAND相同。16層裸片堆疊式封裝的厚度不到1.5 mm，適用于大多數移動/存儲卡使用場景[4]。

后記：本文通過光刻技術和芯片制造技術介紹，理清了芯片技術中的材料介質層與電路層的概念，從而更清楚知道什么是2D芯片，什么是3D芯片？也了解到目前的3D閃存芯片，在制造時就可以堆疊集成多達176層的電路層。更甚者，這種3D芯片在封裝時還可以進行多達16層裸片的堆疊封裝。在一塊厚度不到1.5mm的閃存卡中，竟然有多達2816層的電路層在工作，芯片技術的精妙之處可見一斑。

參考資料：

1.Helen，什么是3D NAND？與2D NAND相比有什么優勢？，中國閃存市場：https://www.chinaflashmarket.com/Instructor/163856，2018.11.6

2.天極網，一文讓你看懂三星第五代V-NAND技術，搜狐：https://www.sohu.com/a/299871029_115479，2019.3.8

3.愛集微，長江存儲宣布成功研發128層3D NAND Flash芯片系列，電子發燒友：http://www.elecfans.com/d/1286790.html，2020.9.2

4.cnBeta，美光發布第五代3D NAND閃存堆疊達到176層，百度：https://baijiahao.baidu.com/s?id=1682951127434407581，2020.11.10

5.天高云淡，【芯論語】光刻如何一步一步變成了芯片制造的卡脖子技術？，騰訊網：https://mp.weixin.qq.com/s/wC4Q31J26DGnHZFaA6ldwQ，2020.11.30