vhdl-cpld 文章最新資訊

有關(guān)可編程邏輯器件的發(fā)展歷程及其概述

當(dāng)今社會是數(shù)字化的社會，是數(shù)字集成電路廣泛應(yīng)用的社會。數(shù)字集成電路本身在不斷地進(jìn)行更新?lián)Q代。它由早期的...
關(guān)鍵字： ASIC CPLD EEPROM PAL GAL

引言數(shù)字化中頻(DIF)頻譜分析儀在高中頻實(shí)現(xiàn)數(shù)字化處理，具有分析帶寬大、RBW小、測量時長短，可對復(fù)雜信...
關(guān)鍵字： FPGA 數(shù)字下變頻 VHDL

依據(jù)Micon公司MI―MVl3型高幀頻互補(bǔ)金屬氧化物半導(dǎo)體(CMOS)圖像傳感器驅(qū)動控制時序關(guān)系，設(shè)計(jì)了高幀頻相機(jī)驅(qū)動控制時序。選用Actel公司復(fù)雜的可編程邏輯器件及其開發(fā)系統(tǒng)，并利用硬件描述語言實(shí)現(xiàn)了驅(qū)動時序及控制時序。實(shí)驗(yàn)表明，設(shè)計(jì)的控制驅(qū)動時序完全能滿足圖像傳感器的要求。
關(guān)鍵字： CPLD CMoS 幀相機(jī)

1引言?Petri網(wǎng)是一種系統(tǒng)的、數(shù)學(xué)的和圖形的描述和分析工具[1],隨著超大規(guī)模集成電路FPGA和CPLD的發(fā)展,Petr...
關(guān)鍵字： VHDL Petri

闡述了4PSK調(diào)制器的基本原理，給出調(diào)制系統(tǒng)設(shè)計(jì)框圖。在MAX+plusII環(huán)境下，利用VHDL語言實(shí)現(xiàn)了4PSK調(diào)制器設(shè)計(jì)，并對系統(tǒng)的各模塊仿真。采用VHDL模塊化和自上而下的設(shè)計(jì)方法，提高了系統(tǒng)的穩(wěn)定性和可靠性。
關(guān)鍵字： VHDL 4PSK 制器設(shè)計(jì) 仿真

介紹了換體DMA高速數(shù)據(jù)采集電路原理及其CPLD實(shí)現(xiàn)。用CPLD設(shè)計(jì)雙端口RAM緩存、控制譯碼、時序邏輯電路,很好地解決了電路元件所占體積大、電路復(fù)雜、不能實(shí)現(xiàn)在線升級等問題,大大提高了系統(tǒng)的整體性能。
關(guān)鍵字： CPLD DMA 高速數(shù)據(jù) 采集電路

1 引言　　隨著電子技術(shù)和ASIC技術(shù)的發(fā)展．?dāng)?shù)字系統(tǒng)設(shè)計(jì)向速度快、容量大、體積小、重量輕的趨勢發(fā)展。目前數(shù)字系統(tǒng)設(shè)計(jì)可直接面向用戶需求，根據(jù)系統(tǒng)的行為和功能要求，自上而下地逐層完成設(shè)計(jì)過程：描述、綜合、優(yōu)化、仿真與驗(yàn)證，以及器件生成。該設(shè)計(jì)過程除系統(tǒng)行為和功能描述外，其他設(shè)計(jì)幾乎都由計(jì)算機(jī)自動完成，從而實(shí)現(xiàn)電子設(shè)計(jì)自動化(EDA)。這樣大大地縮短了系統(tǒng)的設(shè)計(jì)周期，適應(yīng)當(dāng)今品種多、批量小的電子市場要求，提高了產(chǎn)品的競爭能力。由于電子設(shè)計(jì)自動化是采用硬件描述語言描述硬件電路，所以研究硬件語言及仿真、綜合
關(guān)鍵字： VHDL EDA

　　直流無刷電機(jī)廣泛應(yīng)用于計(jì)算機(jī)外圍設(shè)備、數(shù)控機(jī)床、機(jī)器人、伺服系統(tǒng)、汽車、家電等領(lǐng)域。本文介紹的電機(jī)驅(qū)動電路就是某穩(wěn)定平臺的角度伺服控制回路的驅(qū)動部分。本文中設(shè)計(jì)的基于CPLD的電機(jī)驅(qū)動電路，充分利用cPLD的硬件可編程和實(shí)現(xiàn)邏輯運(yùn)算方便的特點(diǎn)，用一片CPLD代替原有十幾片邏輯門和一部分模擬電路。采用VHDL語言編程實(shí)現(xiàn)相關(guān)邏輯。利用CPLD在線可編程的特點(diǎn)，可以很方便的對系統(tǒng)進(jìn)行調(diào)試。 1 無刷直流電機(jī)的驅(qū)動原理　　直流無刷電動機(jī)是由電動機(jī)本體、轉(zhuǎn)子位置傳感器和電子開關(guān)電路組成一個閉環(huán)系統(tǒng)。與一
關(guān)鍵字： CPLD

1 引言　　測頻是最基本的電子測量技術(shù)。常用的測頻方法有較大的局限性，其測量精度是隨被測信號頻率的下降而降低的，并且被測信號計(jì)數(shù)則產(chǎn)生±1個數(shù)字誤差。而采用等精度頻率測量方法測量精確，測量精度保持恒定；并且與CPLD(復(fù)雜可編程邏輯器件)相結(jié)合可使測頻范圍達(dá)到0.1 Hz～100 MHz，測頻全域相對誤差恒為1／1000。　　智能化儀器通常以單片機(jī)為核心，而一般單片機(jī)自身計(jì)數(shù)器／定時器的計(jì)數(shù)／定時范圍或精度有時無法滿足系統(tǒng)要求。以89C51單片機(jī)為例，當(dāng)其內(nèi)部兩個16位計(jì)數(shù)器／定時器
關(guān)鍵字： CPLD

IP（知識產(chǎn)權(quán)）是實(shí)現(xiàn)大規(guī)模SOC（單片系統(tǒng)）設(shè)計(jì)的關(guān)鍵。從表面上看，使用商業(yè)IP似乎既簡單又方便，但電子行業(yè)在實(shí)現(xiàn)...
關(guān)鍵字： FPGA IP 嵌入式 PLD CPLD SoC 數(shù)字信號處理消費(fèi)電子 FPGA