本文介紹了基于新型高性能數字信號處理器（DSP）芯片TMS320F2812和復雜可編程邏輯器件（CPLD）MAX7128實現的斷路器智能控制單元設計。重點敘述了調理電路、F2812通信模塊、CPLD模塊的設計。
關鍵字：
單元 設計 智能控制 斷路器 DSP CPLD 基于
1 光柵位移傳感器測量原理
將光源、兩塊長光柵(指示光柵和標尺光柵)、光電檢測器件等組合在一起構成的光柵傳感器通常稱為光柵尺。當兩塊光柵以微小傾角重疊時，在與光柵刻線大致垂直的方向上就會產生莫爾條紋，在條紋移動的方向上放置光電探測器，可將光信號轉換為電信號，這樣就可以實現位移信號到電信號的轉換。目前使用的光柵尺的輸出信號主要有2類：一類是相位角相差
90
關鍵字：
測試 測量 光柵位移 傳感器 CPLD 測量工具
MAX + plus Ⅱ是美國Altera 公司的一種EDA 軟件,用于開發CPLD 和FPGA 進行數字系統的設計。用圖形輸入方式和文本輸入方式設計了一模60計數器,介紹了數字系統設計的一般方法和過程,揭示了其在數字系統中的重要作用。 EDA ( Elect ronic Design
關鍵字：
MAX+plusⅡ 開發平臺 EDA CPLD FPGA EDA IC設計
SOPC一詞主要是源自Altera, 其涵義是因為目前CPLD/FPGA的容量愈來愈大, 性能愈來愈好, 加上價格下跌的推波助瀾之下, 以往ASIC產品才能具有的 SoC觀念, 也能移植到CPLD/FPGA上, 并且因為CPLD/FPGA的可編程(Programmable)能力, 使得CPLD/FPGA不僅能實現一個高復難度的系統, 而且還能快速改變系統的特性. 類似的觀念也鑒于Xilinx的Platfor
關鍵字：
SOPC CPLD FPGA SoC ASIC
引 言
隨著電子技術的發展，具有防盜報警、語音提示等功能的電子密碼鎖代替密碼量少、安全性差的機械式密碼鎖已是必然趨勢。目前大部分密碼鎖采用單片機進行設計，電路較復雜，性能不夠靈活。本文采用先進的EDA(電子設計自動化)技術，利用QuartusⅡ工作平臺和VHDL(超高速集成電路硬件描述語言)，設計了一種新型的電子密碼鎖。該密碼鎖具有密碼預置、修改、語音提示和3次輸入錯誤則系統進入定時鎖定并報警等功能，用FPGA(現場可編程門陣列)芯片和語音芯片ISD2560實現。由于充分利用了FPGA芯片密度大
關鍵字：
工業控制 FPGA 電子密碼鎖 VHDL 遙控技術
摘要：提出了一種利用CPLD有效解決通信數據傳輸問題的方案，詳細分析了CPLD在系統中的作用、工作原理和設計方法，并給出仿真以及實測結果，結果證實了此種方案的可行性和優越性。 關鍵詞：CPLD 雙口RAM 數據傳輸 OMAP AD9861 1 概述 隨著大規模集成電路和單片機的迅速發展，復雜可編程邏輯器件（CPLD）具有使用靈活、可靠性高、功能強大的優點，在電子產品設計中得到了廣泛的應用。CPLD可實現在系統編程，重復多次，而且還兼容IEEE1
關鍵字：
通訊 無線 網絡 嵌入式系統 單片機 CPLD 雙口RAM 數據傳輸 OMAP AD9861
摘要：本文介紹一種嵌入式系統仿真方法，通過一種特殊設計的指令集仿真器ISS將軟件調試器軟件Keil uVision2和硬件語言仿真器軟件Modelsim連接起來，實現了軟件和硬件的同步仿真。
關鍵詞：BFM，TCL，Verilog，Vhdl，PLI，Modelsim，Keil uVision2，ISS，TFTP，HTTP，虛擬網卡，Sniffer，SMART MEDIA，DMA，MAC，SRAM，CPLD
縮略詞解釋：
BFM：總線功能模塊。在HDL
關鍵字：
BFM TCL Verilog Vhdl PLI Modelsim MCU和嵌入式微處理器
在系統可編程技術（ISP—In System Programming）及其在系統可編程系列器件，是90年代迅速發展起來的一種新技術和新器件。
現場可編程器件（FPGA和CPLD）等ISP器件無須編程器，利用器件廠商提供的編程套件，采用自頂而下的模塊化設計方法，使用原理圖或硬件描述語言（VHDL）等方法來描述電路邏輯關系，可直接對安裝在目標板上的器件編程。它易學、易用、簡化了系統設計，減小了系統規模，縮短設計周期，降低了生產設計成本，從而給電子產品的設計和生產帶來了革命性的變化。
1、系統結構
關鍵字：
工業控制 FPGA CPLD LED 伺服控制
作者結合DSP技術、CPLD/FPGA技術，以及圖像處理技術、傳感器技術等，開發設計出一種實用的嵌入式實時圖像處理系統――工業用智能相機，實現了產品質量的自動檢測和分類。
關鍵字：
德州儀器 系統 設計 研制 相機 智能 DSP CPLD 基于
摘要： 介紹了一種SDRAM通用控制器的FPGA模塊化解決方案。關鍵詞： SDRAM控制器；FPGA；VHDL；狀態機；仲裁機制
引言同步動態隨機存儲器(SDRAM)，在同一個CPU時鐘周期內即可完成數據的訪問和刷新，其數據傳輸速度遠遠大于傳統的數據存儲器(DRAM)，被廣泛的應用于高速數據傳輸系統中。基于FPGA的SDRAM控制器，以其可靠性高、可移植性強、易于集成的特點，已逐漸取代了以往的專用控制器芯片而成為主流解決方案。然而，SDRAM復雜的控制邏輯和要求嚴格的時序，成為開發過
關鍵字：
消費電子 SDRAM控制器 FPGA VHDL 0708_A 雜志_設計天地 工業控制
摘要：分析摩托羅位的PowerPC系列處理器和Dallas的實時時鐘芯片的時序，并詳細給出一種較為實用的接口設計方法。
關鍵詞：實時時鐘 CPLD PowerPC 地址/數據復用
在通信領域，摩托羅位的PowerPC（如MPC850、MPC860、MPC8260等）的應用越來越廣泛。由于這些嵌入式CPU上集成著豐富的通信資源（如快速以太網接口、多個串口等），而且有較高的運行速度和較低的價位，故在一些遠程測控領域的應用也越來越多。同時在許多系統中都需要實時
關鍵字：
實時時鐘 CPLD PowerPC 地址/數據復用 MCU和嵌入式微處理器
1 引言
隨著EDA技術的發展及大規模可編程邏輯器件CPLD／FPGA的出現，電子系統的設計技術和工具發生了巨大的變化，通過EDA技術對CPLD／FP-GA編程開發產品，不僅成本低、周期短、可靠性高，而且可隨時在系統中修改其邏輯功能。本文介紹了一種以Altera公司可編程邏輯器件EP1K30TC144-3為控制核心，附加一定外圍電路組成的出租車計費器系統。
2 系統總體結構
基于CPLD的出租車計費器的組成如圖1所示。各部分主要功能包括：信號輸入模塊對車輪傳感器傳送的脈沖信號進行計數(
關鍵字：
嵌入式系統 單片機 CPLD FPGA 計費器 嵌入式
引言
隨著電子技術的發展，具有防盜報警、語音提示等功能的電子密碼鎖代替密碼量少、安全性差的機械式密碼鎖已是必然趨勢。目前大部分密碼鎖采用單片機進行設計，電路較復雜，性能不夠靈活。本文采用先進的EDA(電子設計自動化)技術，利用QuartusⅡ工作平臺和VHDL(超高速集成電路硬件描述語言)，設計了一種新型的電子密碼鎖。該密碼鎖具有密碼預置、修改、語音提示和3次輸入錯誤則系統進入定時鎖定并報警等功能，用FPGA(現場可編程門陣列)芯片和語音芯片ISD2560實現。由于充分利用了FPGA芯片密度大、功
關鍵字：
模擬技術 電源技術 VHDL 語音電 子密碼鎖 模擬IC 電源
1 引言
現代通信系統要求通信距離遠、通信容量大、傳輸質量好。作為其關鍵技術之一的調制解調技術一直是人們研究的一個重要方向[5]。從模擬調制到數字調制，從二進制發展到多進制調制，雖然調制方式多種多樣，但都是朝著使通信系統更高速、更可靠的方向發展。一個系統的通信質量，很大程度上依賴于所采用的調制方式。因此，對調制方式的研究，將直接決定著通信系統質量的好壞[1]。
復雜可編程邏輯器件（CPLD）結合了專用集成電路和DSP的優勢，既具有很高的處理速度，又具有一定的靈活性。因此，基于CPLD的數字調
關鍵字：
嵌入式系統 單片機 CPLD PSK 調制解調 VHDL 嵌入式
摘要： 本文論述高精高速伺服單元中的CPLD與高精度的絕對式編碼器之間如何實現高速通信。關鍵詞： CPLD；絕對式編碼器；通信
引言目前國內數控機床中的伺服電機一般都是配套增量式編碼器，而增量式編碼器的精度并不太高且輸出的是并行信號，欲提高其精度就必然要增大編碼器的設計難度和增多并行信號的輸出，這樣就不利于伺服單元與編碼器的長距離通信。而采用絕對式編碼器，除了其精度比增量式編碼器高幾倍以外，其信號的輸入輸出都采用高速串行通信，節省了通信線路便于長距離的通信。在編碼器的另一端，采用CP
關鍵字：
嵌入式系統 單片機 0707_A 雜志_設計天地 CPLD 絕對式編碼器 通信
vhdl-cpld介紹
您好，目前還沒有人創建詞條vhdl-cpld!
歡迎您創建該詞條，闡述對vhdl-cpld的理解，并與今后在此搜索vhdl-cpld的朋友們分享。
創建詞條
關于我們 -
廣告服務 -
企業會員服務 -
網站地圖 -
聯系我們 -
征稿 -
友情鏈接 -
手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網安備11010802012473
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網安備11010802012473