輕量化TCP/IP（lwIP）堆棧是TCP/IP協議的精簡實作，專門設計用來縮減RAM內存的使用量，這使其非常適合用在嵌入式系統。它提供三種獨特的應用程序編程接口（API）:? 未封裝的低階API? 負責網絡通訊的高階 API? BSD 風格的socket套接字 API本文專注探討使用未封裝API接口的范例。運用未封裝API建置callback回調函數的應用程序會由核心事件觸發。盡管未封裝API較socket套接字API更為復雜，但由于其處理負荷（overhead）較低，因此能提供高出許多的吞吐量。接著將
關鍵字：
lwIP TCP/IP 堆棧整合 嵌入式應用 ADI
●? ?賽微科技和AIZIP與Ceva合作，為Ceva-NeuPro-Nano嵌入式人工智能NPU提供預優化的人工智能模型，包括關鍵詞探知、人臉識別和說話者識別●? ?Ceva擴大與Edge Impulse的合作，包括支持英偉達TAO工具包，以及Ceva-NeuPro-Nano與Edge Impulse Studio集成幫助智能邊緣設備更可靠、更高效地連接、感知和推斷數據的全球領先半導體產品和軟件IP授權許可廠商Ceva公司近日宣布建立新的合作伙伴關系，推動業界更高
關鍵字：
Ceva NPU生態系統 NPU
幫助智能邊緣設備更可靠、更高效地連接、感知和推斷數據的全球領先半導體產品和軟件IP授權許可廠商Ceva公司近日宣布屢獲殊榮的Ceva-NeuPro-Nano嵌入式AI NPU在人工智能物聯網(AIoT)和MCU市場勢如破竹，贏得多家客戶采用，并且帶有涵蓋人工智能和嵌入式應用整個軟件設計周期的增強型開發套件。Ceva-NeuPro-Nano 32 和 64 MAC NPU(分別為 NPN32 和 NPN64)提供的獨特功耗、性能和成本效益組合，是半導體企業和OEM廠商在其 SoC 上部署嵌入式人工智能模型所
關鍵字：
Ceva NPU AI Software Studio
隨著人工智能技術的飛速發展，各行各業都在積極探索 AI 技術的應用，以便實現產業的智能化轉型。在消費類電子產品市場，AI 技術已經成為推動產品創新和市場增長的關鍵因素，AI 技術的應用不僅能夠提升產品的功能水平，還為用戶帶來了更加便捷、個性化的操作以及使用體驗。在家電領域，AI 技術也為產品提供了許多想象空間。恩智浦深耕家電領域，在家電產品中有許多 MCU 的成功案例，應用在家電的控制板、馬達驅動、屏幕顯示、觸摸按鍵等功能。在人工智能技術飛速發展的今天，恩智浦也沒有落下，跟上時代的步伐，推出了帶有 NPU
關鍵字：
恩智浦 MCX N947 NPU AI 咖啡膠囊識別
作為國產IC設計產業鏈中不可或缺的一環，國產IP授權廠商的不斷涌現能夠非常有效地提升國產IC設計產業的整體技術實力和行業競爭力。在ICCAD 2024上，5家領先的國產IP授權企業先后亮相，芯原微電子創始人、董事長兼總裁戴偉民，芯來科技創始人胡振波，銳成芯微CEO沈莉，奎芯科技聯合創始人唐睿以及芯耀輝副總裁何瑞靈分別帶來關于國產IP授權業務發展的介紹，為眾多國內IC設計企業提供了開發高性能IC設計的技術底座。 作為一家成立不到五年的IP領軍企業，芯耀輝專注于先進半導體IP研發和服務，憑借強大的自主研發能力
關鍵字：
芯耀輝 IP 路徑依賴
摘要：●? ?新思科技超以太網IP解決方案將提供高達1.6 Tbps的帶寬，可連接多達一百萬個端點。●? ?新思科技UALink IP解決方案將提供每通道高達200 Gbps的吞吐量，連接多達 1024 個加速器。●? ?全新超以太網和UALink IP是基于新思科技業界領先的以太網和PCIe IP研發的，這些 IP 共同實現了5000多例成功的客戶流片。●? ?AMD、Astera Labs、Juniper Networks
關鍵字：
新思科技 大規模AI加速器集群 超以太網 UALink IP
芯原股份近日宣布推出全新Vitality架構的圖形處理器（GPU）IP系列，具備高性能計算能力，廣泛適用于云游戲、AI PC、獨立顯卡和集成顯卡等應用領域。芯原新一代Vitality GPU架構顯著提升了計算性能，并支持多核擴展，以進一步提升性能。該GPU架構集成了諸多先進功能，如一個可配置的張量計算核心（Tensor Core）AI加速器和一個32MB至64MB的三級（L3）緩存，提供強大的處理能力和出色的能效表現。此外，Vitality架構可單核支持多達128路云游戲，滿足高并發和高畫質的云端娛樂需求
關鍵字：
芯原 Vitality架構 GPU IP
無論是在出貨量巨大的消費電子市場，還是針對特定應用的細分芯片市場，差異化芯片設計帶來的定制化需求也在芯片設計行業中不斷凸顯，同時也成為了芯片設計企業實現更強競爭力和更高毛利的重要模式。所以，當您在為下一代SoC、ASIC或FPGA項目采購設計IP，或者尋求更適合的驗證解決方案（VIP），以便更快更好地完成您的芯片設計項目的時候，SmartDV都可以快速且可靠地在其多元化的產品組合之上進行IP定制，以滿足您期待的差異化設計需求。當大型IP供應商將其客戶鎖定在使用商品化的通用內核時，SmartDV就已經提供了
關鍵字：
IP Your Way SmartDV 定制IP
“NPU” 代表什么？它能做什么？在過去的一年里，關于神經處理單元（NPU）的討論越來越多。雖然 NPU 已經在智能手機中出現幾年了，但英特爾、AMD 以及最近的微軟都推出了配備 NPU 的支持 AI 的消費級筆記本電腦和個人電腦。NPU 與 AI PC 的相關概念密切相關，AMD、Apple、Intel 和 Qualcomm 等主要硬件制造商生產的芯片中越來越多地使用 NPU。自微軟推出 Copilot+ AI PC 產品以來，NPU 開始越來越多地出現在筆記本電腦中。NPU起什么作用？NPU 的作用是
關鍵字：
NPU 微軟 AI 英特爾
在科技之光的照耀下，大模型從云端的殿堂飄然而至終端的舞臺。這一歷史性的跨越，不僅賦予了數據處理以迅捷之翼，更將智能體驗推向了前所未有的高度。終端上的大模型以靈動的姿態，即時捕捉并回應著每一個細微的需求，將AI的觸角延伸至世界的每一個角落。近日，在EEVIA主辦的第12屆中國硬科技產業鏈創新趨勢峰會暨百家媒體論壇上，安謀科技產品總監鮑敏祺發表了精彩的主題演講《端側AI應用芯機遇，NPU加速終端算力升級》。他深入剖析了端側AI發展的廣闊前景，并詳細介紹了安謀科技自研NPU的最新進展。端側AI正在崛起AIGC大
關鍵字：
安謀科技 周易 NPU 端側AI
進入2024年，全球RISC-V社群在技術和應用兩個方向上都在加快發展，中國國內的RISC-V CPU IP提供商也在內核性能和應用擴展方面取得突破。從幾周前在杭州舉行的2024年RISC-V中國峰會以及其他行業活動和廠商活動中，可以清楚地看到這一趨勢。作為全球領先的IP供應商，SmartDV也從其中國的客戶和志趣相投的RISC-V CPU IP供應商那里獲得了一些建議和垂詢，希望和我們建立伙伴關系攜手在AI時代共同推動芯片產業繼續高速發展。SmartDV也看到了這一新的浪潮。上一次在行業慶祝RISC-V
關鍵字：
智權 SmartDV RISC-V CPU IP
MCX N系列NPU, 作為先進的人工智能處理器，以其強大的計算能力和高效的算法優化，不僅能夠處理復雜的圖像識別任務，還能在咖啡研磨過程中實現精準控制，確保每一粒咖啡豆都能得到恰到好處的處理。為AI咖啡機注入了前所未有的智能動力！先說結論，利用150MHz MCX N的NPU去推理咖啡豆烘焙程度(39mS)比用400MHz的M7內核推理(109mS)快了3倍!作為一名“咖市”的“MCU系統與應用工程師”一直為研磨咖啡豆的顆粒度而感到苦惱，每次換豆都要浪費2次18克豆子去實現“18克豆，10bar，30秒內
關鍵字：
NPU AI咖啡機 深度學習
本系列文章從數字芯片設計項目技術總監的角度出發，介紹了如何將芯片的產品定義與設計和驗證規劃進行結合，詳細講述了在FPGA上使用IP核來開發ASIC原型項目時，必須認真考慮的一些問題。文章從介紹使用預先定制功能即IP核的必要性開始，通過闡述開發ASIC原型設計時需要考慮到的IP核相關因素，用八個重要主題詳細分享了利用ASIC IP來在FPGA上開發原型驗證系統設計時需要考量的因素。在上篇文章中，我們分享了第二到第四主題，介紹了使用FPGA進行原型設計時需要立即想到哪些基本概念、在將專為ASIC技術而設計的I
關鍵字：
ASIC IP FPGA SmartDV
摘要：●? ?新思科技ARC HS4xFS處理器IP和新思科技IP開發流程均通過獨立審計機構SGS-T?V Saar的ISO/SAE 21434認證。●? ?獲得ISO/SAE 21434認證可應對不斷變化的網絡安全威脅，有助于在整個生命周期內為汽車系統提供長期的安全性與可靠性。●? ?經過安全風險分析（SRA）認證的新思科技ARC HS4xFS處理器IP助力開發者能夠以安全的方式將IP集成到系統中，從而滿足ISO/SAE 21434要求。●&n
關鍵字：
新思科技 ISO/SAE 21434 網絡安全合規認證 IP 汽車安全
本系列文章從數字芯片設計項目技術總監的角度出發，介紹了如何將芯片的產品定義與設計和驗證規劃進行結合，詳細講述了在FPGA上使用IP核來開發ASIC原型項目時，必須認真考慮的一些問題。文章從介紹使用預先定制功能即IP核的必要性開始，通過闡述開發ASIC原型設計時需要考慮到的IP核相關因素，用八個重要主題詳細分享了利用ASIC所用IP來在FPGA上開發原型驗證系統設計時需要考量的因素。在上篇文章中，我們介紹了將ASIC IP移植到FPGA原型平臺上的必要性，并對原型設計中各種考量因素進行了總體概述，分析開發A
關鍵字：
ASIC IP FPGA SmartDV
npu ip介紹
您好，目前還沒有人創建詞條npu ip!
歡迎您創建該詞條，闡述對npu ip的理解，并與今后在此搜索npu ip的朋友們分享。
創建詞條
關于我們 -
廣告服務 -
企業會員服務 -
網站地圖 -
聯系我們 -
征稿 -
友情鏈接 -
手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網安備11010802012473
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網安備11010802012473