- 集成本、性能及外設優勢于一身 新型PIC18F45J10單片機系列在3V工作電壓下運行速度達40 MHz，擁有豐富的外設配置， 與5V單片機相比，可節省30%的成本 Microchip Technology Inc.（美國微芯科技公司）推出新款PIC18F45J10單片機系列。新產品采用28引腳封裝、配備32 KB閃存程序存儲器，是目前世界上速度最快的8位單片機之一。該系列器件內置模數轉換器（ADC）、比較器、USART、SPI、I2C™和PWM外設。當
- 關鍵字：
32KB MCU Microchip
- 介紹AES中的字節替換算法原理并闡述基于FPGA的設計和實現。為了提高系統工作速度，在設計中應用了流水線技術。
- 關鍵字：
FPGA AES 數據加密 字節
- Altium宣布Altium 公司的最新一體化電子產品開發系統Altium Designer 6.0 極大地增強了FPGA-PCB 協同設計的能力，工程師可以充分利用FPGA 作為系統平臺，而且簡化大型FPGA 與物理PCB 平臺的集成。 雖然人們早就認識到了FPGA 給邏輯
- 關鍵字：
Altium FPGA PCB PCB 電路板
- BittWare是混合(DSP和FPGA)電路板級方案供應商，日前該公司采用ADI的TigerSHARC及Altera的FPGA技術，推出ATLANTiS Rev 2.0(新TigerSHARC使用的高級傳輸鏈路架構)、I/O切換和處理器件。 ATLANTiS采用FPGA實現，便于板外I/O通訊路由和處理，允許系統設計師們設置并動態連接。所有輸入和輸出均通過ATLANTiS進行路由，每簇通信量大于5GBps。ATLANTiS集成了DSP、PCI橋、PMC接口和I/O外設及板載F
- 關鍵字：
5Gbps BittWare FPGA I/O
- Silicon Laboratories的MCU將高性能的模擬技術（高達24bit A/D， 12bit D/A） 與最快（高達100 MIPS）的兼容MCS-51指令的8位CPU集成在一起，最小為3x3mm的封裝，除具備8位單片機的通用特點外，更有無與倫比的CrossBar功能：動態的實時I/O配置，允許多個資源控制器分時共享同一I/O，圖形化的單片機資源配置，自動生成匯編或Ｃ的代碼，為各應用領域用戶提供充
- 關鍵字：
MCU SILABS 世強
- 海思半導體公司日前推出硬件加密8位微控制器Hi9102E321X V1.0，內置64K ROM及32K EEPROM，據稱是提供高效、高安全性及低功耗特性，適用于SIM卡、UIM卡、社保卡、付費電視卡、銀行卡、加油卡、校園卡等應用。 該微控制器CPU與標準的8051完全兼容，外部時鐘頻率支持1MHz～5MHz，大多數指令在一個時鐘周期完成，并提供內部時鐘倍頻器，支持1x、2x、4x倍頻。內置的EEPROM具有50萬次的擦寫能力，其中的數據可以保存10年時間，EEPRO
- 關鍵字：
IC卡 MCU 半導體 海思
- 結合采用低功耗元件和低功耗設計技術在目前比以往任何時候都更有價值。隨著元件集成更多功能，并越來越小型化，對低功耗的要求持續增長。當把可編程邏輯器件用于低功耗應用時，限制設計的低功耗非常重要。本文將討論減小動態和靜態功耗的各種方法，并且給出一些例子說明如何使功耗最小化。 功耗的三個主要來源是啟動、待機和動態功耗。器件上電時產生的相關電流即是啟動電流；待機功耗又稱作靜態功耗，是電源開啟但I/O上沒有開關活動時器件的功耗；動態功耗是指器件正常工作時的功耗。 啟動電流因器件而異
- 關鍵字：
FPGA 嵌入式 消費電子
- 介紹了SDRAM的特點和工作原理，提出了一種基于FPGA的SDRAM控制器的設計方法，使用該方法實現的控制器可非常方便地對SDRAM進行控制。
- 關鍵字：
Verilog SDRAM FPGA 控制器
- 高效、低成本及可靠的電池充電器設計可用各種方法來實現，但采用8 位閃速MCU 不僅能縮短設計時間、降低成本及提供安全可靠的產品，而且還能使設計人員以最少的工作量來進行現場升級。考慮到電池安全充電的成本、設計效率及重要性，基于MCU 的解決方案可為設計者們提供諸多優勢。通過選擇帶適當外圍與閃存的8 位MCU，工程師們能充分利用其優勢來設計一種離線鋰電池充電器。帶2KB 閃存及適當外圍以提供一種廉價解決方案的飛利浦 80C51 型MCU 就是這樣一個例子。集成化閃存還能提供高效及方便地調試應用代碼并進行現
- 關鍵字：
MCU 電源
- 毫米波多目標信號發生器通過模擬的方法產生多種類型高精度的雷達多目標回波信號，在實際雷達系統前端不具備的條件下對雷達系統后級進行調試，便于制導武器的性能測試，大大加快新武器的研制進程。毫米波多目標信號產生的關鍵是要求回波信號距離分辨率極高，常規的多目標信號產生方法如使用數字延時線產生多目標之間的延時，其控制不靈活，并且有些延時線需要接ECL電源，使用不方便也增加了設計的復雜度。使用分立元件實現延時則使電路元件過多，電路的穩定性及延時的精確性也會大大降低。本文介紹一種新的產生毫米波雷達模擬器的多目標信號的方法
- 關鍵字：
FPGA
- 本文討論的四種常用FPGA/CPLD設計思想與技巧：乒乓操作、串并轉換、流水線操作、數據接口同步化，都是FPGA/CPLD 邏輯設計的內在規律的體現，合理地采用這些設計思想能在FPGA/CPLD設計工作種取得事半功倍的效果。
FPGA/CPLD的設計思想與技巧是一個非常大的話題，由于篇幅所限，本文僅介紹一些常用的設計思想與技巧，包括乒乓球操作、串并轉換、流水線操作和數據接口的同步方法。希望本文能引起工程師們的注意，如果能有意識地利用這些原則指導日后的設計工作，將取得事半功倍的效果！
乒乓操作
- 關鍵字：
FPGA 嵌入式
- 利用FPGA 實現大型設計時，可能需要FPGA 具有以多個時鐘運行的多重數據通路，這種多時鐘FPGA 設計必須特別小心，需要注意最大時鐘速率、抖動、最大時鐘數、異步時鐘設計和時鐘/數據關系。設計過程中最重要的一步是確定要用多少個不同的時鐘，以及如何進行布線，本文將對這些設計策略深入闡述。
FPGA 設計的第一步是決定需要什么樣的時鐘速率，設計中最快的時鐘將確定FPGA 必須能處理的時鐘速率。最快時鐘速率由設計中兩個觸發器之間一個信號的傳輸時間P 來決定，如果P 大于時鐘周期T，則當信號在一個觸發
- 關鍵字：
FPGA 嵌入式
- 算術編碼是一種無失真的編碼方法，能有效地壓縮信源冗余度，屬于熵編碼的一種。算術編碼的一個重要特點就是可以按分數比特逼近信源熵，突破了Haffman編碼每個符號只不過能按整數個比特逼近信源熵的限制。對信源進行算術編碼，往往需要兩個過程，第一個過程是建立信源概率表，第二個過程是對信源發出的符號序列進行掃描編碼。而自適應算術編碼在對符號序列進行掃描的過程中，可一次完成上述兩個過程，即根據恰當的概率估計模型和當前符號序列中各符號出現的頻率，自適應地調整各符號的概率估計值，同時完成編碼。盡管從編碼效率上看不如已
- 關鍵字：
FPGA 嵌入式
mcu-fpga介紹
您好，目前還沒有人創建詞條mcu-fpga!
歡迎您創建該詞條，闡述對mcu-fpga的理解，并與今后在此搜索mcu-fpga的朋友們分享。
創建詞條
關于我們 -
廣告服務 -
企業會員服務 -
網站地圖 -
聯系我們 -
征稿 -
友情鏈接 -
手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網安備11010802012473
