hdl 文章 進入hdl技術社區
基于FPGA的自適應均衡器的研究與設計
- 摘要：近年來，自適應均衡技術在通信系統中的應用日益廣泛，利用自適應均衡技術在多徑環境中可以有效地提高數字接收機的性能。為了適應寬帶數字接收機的高速率特點，本文闡述了自適應均衡器的原理并對其進行改進。最
- 關鍵字： 自適應均衡器 寬帶數字接收機 FPGA Verilog HDL
基于FPGA的高速長線陣CCD驅動電路
- 高速長線陣CCD(電荷耦合器)具有低功耗，小體積，高精度等優勢，廣泛應用于航天退掃系統中的圖像數據采集。而CCD驅動電路設計是CCD正常工作的關鍵問題之一，CCD驅動信號時序是一組相位要求嚴格的脈沖信號，只有時序信
- 關鍵字： CCD 線陣 FPGA verilog HDL
基于Verilog HDL的SVPWM算法的設計與仿真
- 摘要：空間矢量脈寬調制算法是電壓型逆變器控制方面的研究熱點，廣泛應用于三相電力系統中。基于硬件的FPGA/CPLD芯片能滿足該算法對處理速度、實時性、可靠性較高的要求，本文利用Verilog HDL實現空間矢量脈寬調制算
- 關鍵字： 同步電動機 電壓型逆變器 Verilog HDL
一種高效網絡接口的設計
- 為了得到比傳統片上網絡的網絡資源接口(NI)更高的數據傳輸效率和更加穩定的數據傳輸效果，提出了一種新的高效網絡接口的設計方法，并采用Verilog HDL語言對相關模塊進行編程，實現了高效傳輸功能，同時又滿足核內路由的設計要求。最終通過仿真軟件Xilinx ISE Design Suite 12．3和ModelSim SE 6．2b得到了滿足設計要求的仿真結果。
- 關鍵字： 片上網絡 網絡資源接口 核內路由 Verilog HDL
基于CPLD的LCD1602顯示系統設計與實現
- 摘要：為了提高LCD1602顯示效果，增強抗擾能力，文章基于TOP2812開發板，依據LCD1602操作時序要求，在開發板CPLD部分實現了LCD1602顯示系統的設計。文中對
- 關鍵字： LCD1602 顯示系統 時序 Vetilog HDL
混合同余法產生隨機噪聲的FPGA實現
- 混合同余法產生隨機噪聲的FPGA實現,摘要：隨著電子對抗技術的快速發展，在有源式干擾機中需要用到數字高斯白噪聲。通過對混合同余法產生隨機序列的原理研究，本文提出了一種利用FPGA產生高斯白噪聲的方法。該方法在PC主控端的控制下，采用ROM查找表的方
- 關鍵字： 高斯白噪聲 混合同余法 FPGA Verilog HDL
基于CMOS或CCD圖像傳感器的經典設計及技術文獻匯總
- 圖像傳感器，或稱感光元件，是一種將光學圖像轉換成電子信號的設備，它被廣泛地應用在數碼相機和其他電子光學設備中。早期的圖像傳感器采用模擬信號，如攝像管(video camera tube)。如今，圖像傳感器主要分為感光耦合元件(charge-coupled device, CCD)和互補式金屬氧化物半導體有源像素傳感器(CMOS Active pixel sensor)兩種。本文介紹基于CMOS或CCD兩種圖像傳感器的應用及技術文獻，供大家參考。 基于USB傳輸及CMOS圖像傳感器的指紋識別儀的實
- 關鍵字： Verilog HDL QuartusⅡ VHDL
hdl介紹
HDL(Hardware Description Language)，是硬件描述語言。顧名思義，硬件描述語言就是指對硬件電路進行行為描述、寄存器傳輸描述或者結構化描述的一種新興語言。
主流的HDL分為VHDL和Verilog HDL。VHDL誕生于1982年。在1987年底，VHDL被IEEE和美國國防部確認為標準硬件描述語言。自IEEE公布了VHDL的標準版本，IEEE- 1076（簡稱 [ 查看詳細 ]
hdl相關帖子
hdl資料下載
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網安備11010802012473