fpga-to-asic 文章最新資訊

基于Verilog的多路相干DDS信號(hào)源設(shè)計(jì)

摘要：傳統(tǒng)的多路同步信號(hào)源常采用單片機(jī)搭載多片專(zhuān)用DDS芯片配合實(shí)現(xiàn)。該技術(shù)實(shí)現(xiàn)復(fù)雜，且在要求各路同步相干可控時(shí)難以實(shí)現(xiàn)。本文在介紹了DDS原理的基礎(chǔ)上，給出了用Verilog_HDL語(yǔ)言實(shí)現(xiàn)相干多路DDS的工作原理、設(shè)
關(guān)鍵字： DDS 現(xiàn)場(chǎng)可編程門(mén)陣列(FPGA) 相位累加器 Verilog_HDL

步進(jìn)電機(jī)控制，專(zhuān)用ASIC芯片方案與通用芯片方案對(duì)比

步進(jìn)電機(jī)廣泛應(yīng)用于對(duì)精度要求比較高的運(yùn)動(dòng)控制系統(tǒng)中。在步進(jìn)電機(jī)驅(qū)動(dòng)器的關(guān)鍵技術(shù)研究中提到步進(jìn)電機(jī)的性能在很大程度上取決于所用的驅(qū)動(dòng)器，改善驅(qū)動(dòng)器的性能，可以顯著地提高步進(jìn)電機(jī)的性能，因此研制高性能的步
關(guān)鍵字：驅(qū)動(dòng)器專(zhuān)用芯片 FPGA 通用芯片 PLD GAL 步進(jìn)電機(jī)控制

FPGA組成、工作原理和開(kāi)發(fā)流程

1. FPGA概述FPGA是英文Field Programmable Gate Array的縮寫(xiě)，即現(xiàn)場(chǎng)可編程門(mén)陣列，它是在PAL、GAL、EPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專(zhuān)用集成電路(ASIC)領(lǐng)域中的一種半定制電路而出現(xiàn)的，既解決
關(guān)鍵字： FPGA 工作原理開(kāi)發(fā)流程

基于FPGA的步進(jìn)電機(jī)優(yōu)化控制

摘要：隨著控制技術(shù)以及步進(jìn)電機(jī)(Stepper Motor)的發(fā)展，現(xiàn)代工業(yè)的許多領(lǐng)域?qū)Σ竭M(jìn)電機(jī)的需求也越來(lái)越大。但是傳統(tǒng)的步進(jìn)電機(jī)控制系統(tǒng)多以單片機(jī)等微處理器為基礎(chǔ)，往往具有控制電路體積大、控制效率低、穩(wěn)定性差等
關(guān)鍵字：步進(jìn)電機(jī) 控制系統(tǒng) FPGA 細(xì)分原理 PWM控制技術(shù)

基于STM32和FPGA的CAN總線(xiàn)運(yùn)動(dòng)控制器的設(shè)計(jì)

運(yùn)用低功耗COrtex—M3微控制器STM32F103VBT6和FPGA芯片設(shè)計(jì)一種基于CAN總線(xiàn)的運(yùn)動(dòng)控制器。介紹系統(tǒng)的體系結(jié)構(gòu)、主要硬件設(shè)計(jì)和軟件結(jié)構(gòu)。利用FPGA高速處理能力實(shí)現(xiàn)控制算法，與外界通信采用STM32和CAN總線(xiàn)技術(shù)，系統(tǒng)穩(wěn)定可靠，另外，將設(shè)計(jì)好的FPGA程序或是C程序進(jìn)行封裝，系統(tǒng)的可移植性強(qiáng)。
關(guān)鍵字： STM32 FPGA CAN總線(xiàn) 運(yùn)動(dòng)控制

基于單片機(jī)和FPGA的空間材料高溫爐控制系統(tǒng)

隨著我國(guó)空間技術(shù)的發(fā)展，越來(lái)越多的空間科學(xué)實(shí)驗(yàn)得以進(jìn)行。太空中的超真空、微重力、強(qiáng)輻射等條件為科學(xué)實(shí)驗(yàn)提供了在地面難以實(shí)現(xiàn)的環(huán)境。空間材料科學(xué)實(shí)驗(yàn)是一種重要的空間科學(xué)實(shí)驗(yàn)。不論是國(guó)際上還是國(guó)內(nèi)，都投入
關(guān)鍵字：單片機(jī) FPGA 溫度控制空間材料

多核處理器可替代FPGA

Peter認(rèn)為，鑒于其高性能、易編程及低成本特點(diǎn)，GPGPU技術(shù)在許多情況下能夠替代FPGA和DSP。盡管沒(méi)有針腳，諸如圖形處理器(GPU)和Tilera處理器等多核處理器在某些應(yīng)用中正逐步替代現(xiàn)場(chǎng)可編程門(mén)陳列(FPGA)。開(kāi)發(fā)人員表
關(guān)鍵字： FPGA 處理能力圖形處理器

基于雙麥克風(fēng)聲源定位的視頻跟蹤

摘要：聲源定位跟蹤技術(shù)在當(dāng)今社會(huì)有著越來(lái)越廣泛的應(yīng)用。在此使用兩個(gè)高靈敏度麥克風(fēng)作為傳感器，配以音頻信號(hào)處理芯片，接收音頻信號(hào)并進(jìn)行模數(shù)轉(zhuǎn)換，使用FPGA器件作為核心控制器，結(jié)合TDOA算法和ILD算法，實(shí)現(xiàn)在室
關(guān)鍵字：雙麥克風(fēng) 聲源定位 FPGA NiosⅡ

嵌入式系統(tǒng)的自適應(yīng)前照燈系統(tǒng)設(shè)計(jì)

摘要：為了改善駕駛員在夜間或能見(jiàn)度較低環(huán)境下的視野范圍，提高行駛的安全性，介紹了一種基于嵌入式系統(tǒng)的汽車(chē)自適應(yīng)前照燈系統(tǒng)的設(shè)計(jì)方案。此系統(tǒng)中的前照燈控制器采用FPGA來(lái)控制CAN總線(xiàn)控制器、數(shù)/模轉(zhuǎn)換器和全橋
關(guān)鍵字：步進(jìn)電機(jī) FPGA MCP2510 LMD18245

單片機(jī)，ARM，F(xiàn)PGA，嵌入式這些有什么區(qū)別，各自特點(diǎn)是什么？

單片機(jī)的特點(diǎn)：(1)受集成度限制，片內(nèi)存儲(chǔ)器容量較小，一般內(nèi)ROM：8KB以下;(2)內(nèi)RAM：256KB以?xún)?nèi)。(3)可靠性高(4)易擴(kuò)展(5)控制功能強(qiáng)(6)易于開(kāi)發(fā)ARM的特點(diǎn)：(1) 自帶廉價(jià)的程序存儲(chǔ)器(FLASH)和非易失的數(shù)據(jù)存儲(chǔ)器(E
關(guān)鍵字：單片機(jī) 嵌入式 FPGA ARM

基于CPLD的FPGA從并快速加載方案

現(xiàn)場(chǎng)可編程門(mén)陣列(FPGA)作為專(zhuān)用集成電路(ASIC)領(lǐng)域的一種半定制電路，可以根據(jù)設(shè)計(jì)的需要靈活實(shí)現(xiàn)各種接口或者總線(xiàn)的輸出，在設(shè)備端的通信產(chǎn)品中已得到越來(lái)越廣泛的使用。FPGA 是基于靜態(tài)隨機(jī)存儲(chǔ)器(SRAM)結(jié)構(gòu)的，
關(guān)鍵字： FPGA CPLD 控制器從并加載

基于FPGA的多路視頻收發(fā)系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn)

摘要：為了實(shí)現(xiàn)對(duì)多路視頻和數(shù)據(jù)信號(hào)的同步傳輸，提出了一種基于FPGA的視頻數(shù)據(jù)綜合傳輸系統(tǒng)設(shè)計(jì)方案，并完成系統(tǒng)的軟硬件設(shè)計(jì)。該系統(tǒng)的硬件部分主要由FPGA、CPLD芯片及光模塊等設(shè)備組成，軟件部分采用VHDL語(yǔ)言進(jìn)行
關(guān)鍵字：視頻傳輸 FPGA 數(shù)據(jù)傳輸光模塊

智原發(fā)表PowerSlash(TM)硅智財(cái)于聯(lián)電55奈米超低功耗製程支援物聯(lián)網(wǎng)應(yīng)用開(kāi)發(fā)

　　聯(lián)華電子今(12日)與ASIC設(shè)計(jì)服務(wù)暨IP研發(fā)銷(xiāo)售廠(chǎng)商智原科技(Faraday Technology Corporation，TWSE：3035)共同發(fā)表智原科技于聯(lián)電55奈米超低功耗製程(55ULP)的PowerSlash™基礎(chǔ)IP方案。智原PowerSlash™與聯(lián)電製程技術(shù)相互結(jié)合設(shè)計(jì)，為超低功耗的無(wú)線(xiàn)應(yīng)用需求技術(shù)進(jìn)行優(yōu)化，滿(mǎn)足無(wú)線(xiàn)物聯(lián)網(wǎng)產(chǎn)品的電池長(zhǎng)期壽命需求。　　智原科技行銷(xiāo)暨投資副總于德旬表示：「物聯(lián)網(wǎng)應(yīng)用建構(gòu)過(guò)程中，效能往往受制于低功耗技術(shù)。而今透過(guò)聯(lián)電55奈
關(guān)鍵字：聯(lián)華電子 ASIC

FPGA實(shí)現(xiàn)的FIR算法在汽車(chē)動(dòng)態(tài)稱(chēng)重儀中的應(yīng)用

　　引言　　車(chē)輛在動(dòng)態(tài)稱(chēng)重時(shí)，作用在平臺(tái)上的力除真實(shí)軸重外，還有許多因素產(chǎn)生的干擾力，如：車(chē)速、車(chē)輛自身諧振、路面激勵(lì)、輪胎驅(qū)動(dòng)力等，給動(dòng)態(tài)稱(chēng)重實(shí)現(xiàn)高精度測(cè)量造成很大困難。若在消除干擾的過(guò)程中采用模擬方法濾波，參數(shù)則不能過(guò)大，否則將產(chǎn)生過(guò)大的延遲導(dǎo)致不能實(shí)現(xiàn)實(shí)時(shí)處理，從而造成濾波后的信號(hào)仍然含有相當(dāng)一部分的噪聲。所以必須采用數(shù)字濾波消除干擾。　　FIR濾波的原理及實(shí)現(xiàn) 　　本文采用FIR數(shù)字濾波，其原理如公式1所示。　　Y(n)= (1) 　　其中h(k)為系統(tǒng)濾波參數(shù)，x(n)為采集的信
關(guān)鍵字： FPGA FIR

基于USB2．0協(xié)議的通用測(cè)控通信接口設(shè)計(jì)

隨著我國(guó)航空航天技術(shù)的迅速發(fā)展，對(duì)地面遙控遙測(cè)接收機(jī)的實(shí)時(shí)性和高速數(shù)據(jù)傳輸性能的要求越來(lái)越高。越來(lái)越多的遙測(cè)遙控地面信道處理器都采用了實(shí)時(shí)能力更強(qiáng)的高速DSP/FPGA架構(gòu)設(shè)計(jì)方案。基于DSP/FPGA架構(gòu)的設(shè)計(jì)方案
關(guān)鍵字： CY7C68013A 測(cè)控通信 FPGA USB固件設(shè)計(jì)