- FPGA中的多時鐘域設計-在一個SOC設計中，存在多個、獨立的時鐘，這已經是一件很平常的事情了。大多數的SOC器件都具有很多個接口，各個接口標準都可能會使用完全不同的時鐘頻率。
- 關鍵字：
FPGA 多時鐘域
- 組合運用多種智能I/O規劃工具能使引腳分配過程變輕松-對于需要在PCB板上使用大規模FPGA器件的設計人員來說，I/O引腳分配是必須面對的眾多挑戰之一。
- 關鍵字：
賽靈思 FPGA
- FPGA與單片機實現數據串行通信的解決方案-本文針對由FPGA構成的高速數據采集系統數據處理能力弱的問題，提出FPGA與單片機實現數據串行通信的解決方案。
- 關鍵字：
FPGA 串行通信
- FPGA與DSPs高速互聯的方案-DSP與FPGA高速的數據傳輸有三種常用接口方式: EMIF, HPI 和 McBSP 方式。而采用 EMIF 接口方式, 利用 FPGA ( 現場可編程邏輯門陣列) 設計 FIFO的接口電路，即可實現高速互聯。
- 關鍵字：
FPGA DSPs
- FPGA設計中對輸入信號的處理-一般來說，在全同步設計中，如果信號來自同一時鐘域，各模塊的輸入不需要寄存。只要滿足建立時間，保持時間的約束，可以保證在時鐘上升沿到來時，輸入信號已經穩定，可以采樣得到正確的值。
- 關鍵字：
FPGA 全同步設計
- 3系列FPGA中使用LUT構建分布式RAM(4)-前面講了分布式RAM的方方面面，下面以RAM_16S為例，分別給出其在VHDL和Verilog HDL下面的模板代碼（在ISE Project Navigator中選擇 Edit--- Language Templates，然后選擇VHDL 或者Verilog, 最后是Synthesis Templates --- RAM，在中也有具體調用過程的描述）
- 關鍵字：
FPGA LUT RAM
- 3系列FPGA中使用LUT構建分布式RAM（3）-前面簡要介紹了Spartan-3系列FPGA中分布式RAM的基本特性。為什么不從更高級的Virtex系列入手呢？我仔細看了一下各個系列的介紹、對比，Spartan系列基本就是Virtex系列的精簡版，其基本原理是一樣的，所以從簡單的入手來融會貫通未嘗不是一個好辦法。
- 關鍵字：
FPGA LUT RAM
- 3系列FPGA中使用LUT構建分布式RAM（1）-在賽靈思Spartan-3、3E等系列的FPGA中，其邏輯單元CLB中一般含有不同數量的單端口RAM（SRAM）或者雙端口RAM（DRAM），這里的“單”或者“雙”是由我們開發人員定義的。
- 關鍵字：
FPGA LUT RAM
- 3系列FPGA中使用LUT構建分布式RAM（2）-帶有異步寫/同步讀的SRAM，其中的同步讀取可以使用與分布式RAM相關聯的觸發器實現。
- 關鍵字：
FPGA LUT RAM
- 工程師對于有關FPGA項目的九大感言-要和人配合。以我們做硬件的工程師為例，測試的時候一般都需要軟件的配合，一個對硬件來說無比復雜的工作，可能在軟件工程師看來就是幾行簡單的代碼。
- 關鍵字：
FPGA
- 未來只有懂FPGA開發的人才堪稱計算機專家？-由于微電子和超大規模集成電路工藝技術設備的缺失，使國人根本沒有條件能夠自由地進入這個領域體驗，這是一個嚴重的問題。
- 關鍵字：
FPGA 嵌入式 計算機
- 一個合格FPGA 工程師的基本要求-一個合格的FPGA工程師需要掌握哪些知識？這里根據自己的一些心得總結一下，其他朋友可以補充啊。
- 關鍵字：
FPGA Verilog
- ARM、DSP、FPGA的區別是什么？-ARM（Advanced RISC Machines）是微處理器行業的一家知名企業，設計了大量高性能、廉價、耗能低的RISC處理器、相關技術及軟件。
- 關鍵字：
ARM DSP FPGA
- FPGA/CPLD設計小技巧-這是一個在設計中常犯的錯誤列表這些錯誤常使得你的設計不可靠或速度較慢為了提高你的設計性能和提高速度的可靠性你必須確定你的設計通過所有的這些檢查 。
- 關鍵字：
FPGA CPLD
fpga soc介紹
您好，目前還沒有人創建詞條fpga soc!
歡迎您創建該詞條，闡述對fpga soc的理解，并與今后在此搜索fpga soc的朋友們分享。
創建詞條
關于我們 -
廣告服務 -
企業會員服務 -
網站地圖 -
聯系我們 -
征稿 -
友情鏈接 -
手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網安備11010802012473
