新聞中心

        EEPW首頁 > 嵌入式系統(tǒng) > 設(shè)計應(yīng)用 > FPGA學(xué)習(xí)流程總結(jié)

        FPGA學(xué)習(xí)流程總結(jié)

        作者: 時間:2017-10-13 來源:網(wǎng)絡(luò) 收藏

        熟悉數(shù)字電路,,、時序邏輯電路 -------------->

        本文引用地址:http://www.104case.com/article/201710/365642.htm

        熟悉verilog/VHDL語法 --------------------- ---->

        用verilog實(shí)現(xiàn)基本的數(shù)字電路(、時序邏輯電路)------->

        買一個功能稍微多一點(diǎn)的開發(fā)板,驅(qū)動一些基本器件,熟悉開發(fā)工具(ISE,QuartusII,modelsim),進(jìn)一步熟練verilog/VHDL----------------------->

        熟悉常用設(shè)計技巧和方法(串并轉(zhuǎn)換、乒乓操作、同步設(shè)計等等),最好用verilog/VHDL去實(shí)現(xiàn)這些技巧------------------------------------------ ->

        較復(fù)雜的數(shù)字系統(tǒng)設(shè)計(ROM,RAM,F(xiàn)IFO等等),并熟練使用內(nèi)部資源及常用IP核(DLL,PLL,ROM,RAM,雙口RAM,DCFIFO等)------>

        找一個高級應(yīng)用的方向,朝那個方向發(fā)展,比如,F(xiàn)PGA數(shù)字信號處理、FPGA圖像處理、FPGA視頻處理、FPGA的PCI數(shù)據(jù)采集卡和數(shù)字I/0卡(現(xiàn)在的數(shù)據(jù)采集卡和數(shù)字I/O卡都用FPGA),F(xiàn)PGA在通信方面的應(yīng)用、FPGA嵌入式的應(yīng)用。



        關(guān)鍵詞: FPGA 門電路 組合邏輯電路

        評論


        相關(guān)推薦

        技術(shù)專區(qū)

        關(guān)閉
        主站蜘蛛池模板: 磐安县| 长泰县| 阿鲁科尔沁旗| 巴林右旗| 大冶市| 濮阳市| 顺义区| 富川| 扶沟县| 岳普湖县| 忻城县| 合作市| 洮南市| 政和县| 马尔康县| 西林县| 钟山县| 民县| 武陟县| 东山县| 广宗县| 化隆| 龙海市| 莲花县| 张家口市| 阜康市| 苍溪县| 阜阳市| 高雄市| 高台县| 沾化县| 中超| 汤阴县| 藁城市| 铁力市| 江川县| 个旧市| 板桥市| 体育| 伽师县| 滨海县|