首頁  資訊  商機   下載  拆解   高校  招聘   雜志  會展  EETV  百科   問答  電路圖  工程師手冊   Datasheet  100例   活動中心  E周刊閱讀   樣片申請
        EEPW首頁 >> 主題列表 >> fpga soc

        fpga soc 文章 最新資訊

        FPGA的結構特點與開發

        • FPGA的結構特點與開發-我這個題目想說明的是,FPGA的內部的有其相應的Fabric,如何在開發過程中最好最大限度的使用它。
        • 關鍵字: FPGA  SRL16  STARTUP  

        FPGA開發要注意的十大要點

        • FPGA開發要注意的十大要點-FPGA器件選型的7個原則:器件供貨渠道和開發工具的支持、器件的硬件資源、器件的電氣接口標準、器件的速度等級、器件的穩定等級、器件的封裝和器件的價格。
        • 關鍵字: FPGA  

        6系列FPGA中使用塊RAM的心得(4)

        • 6系列FPGA中使用塊RAM的心得(4)-然后調用sinplify,對其進行綜合,結果很不順利。首先是synplify報不支持器件,才發現synplify 9.6.2是2008年的產品,比Spartan6器件還要老。更新到Synplify Pro D-2010.03之后,器件是支持了,但是一綜合就報錯停止了,卻不提示有什么錯誤。
        • 關鍵字: FPGA  RAM  

        6系列FPGA中使用塊RAM的心得(3)

        • 6系列FPGA中使用塊RAM的心得(3)-接下來就是調用IPcore,來產生ROM的IP了。流程就不多講了,不清楚的同學可以看書,也可以簡單瀏覽一下。在建立IPcore的時候,選擇為Block Memory Generator,就進入了塊RAM的調用。
        • 關鍵字: FPGA  

        ASIC設計轉FPGA時需要注意的幾點

        • ASIC設計轉FPGA時需要注意的幾點-FPGA原型驗證和其他驗證方法是不同的,任何一種其他驗證方法都是ASIC驗證中的一個環節,而FPGA驗證卻是一個過程。
        • 關鍵字: FPGA  

        FPGA開發基礎知識問答

        • FPGA開發基礎知識問答-首先要將安裝的ModelSim目錄下的ModelSim.ini屬性設置為存檔類型(去掉只讀)
        • 關鍵字: FPGA  

        FPGA開發要掌握的六大基礎知識(3)

        • FPGA開發要掌握的六大基礎知識(3)-Xilinx FPGA開發軟件為ISE.現在其版本更新比較快,大家現在常用的版本都在ISE12.1了。
        • 關鍵字: FPGA  賽靈思  Xilinx  

        影響FPGA設計周期生產力的最大因素是什么?

        • 影響FPGA設計周期生產力的最大因素是什么?-提高FPGA設計生產力的工具、技巧和方法,9影響FPGA設計周期生產力的最大因素是什么?
        • 關鍵字: FPGA  時序  

        FPGA學習的四大誤區

        • FPGA學習的四大誤區-FPGA為什么是可以編程的?恐怕很多菜鳥不知道,他們也不想知道。因為他們覺得這是無關緊要的。他們潛意識的認為可編程嘛,肯定就是像寫軟件一樣啦。軟件編程的思想根深蒂固,看到Verilog或者VHDL就像看到C語言或者其它軟件編程語言一樣。
        • 關鍵字: FPGA  可編程邏輯  

        在FPGA開發中盡量避免全局復位的使用?(2)

        • 在FPGA開發中盡量避免全局復位的使用?(2)-在Xilinx 的FPGA器件中,全局的復位/置位信號(Global Set/Reset (GSR))(可以通過全局復位管腳引入)是幾乎絕對可靠的,因為它是芯片內部的信號。
        • 關鍵字: FPGA  

        如何使用腳本對Xilinx FPGA編程

        • 如何使用腳本對Xilinx FPGA編程-最近在做一個GUI的項目,想試著用FPGA實現一個簡單的GUI。硬件基本模塊和整個硬件系統已經完成設計,但是軟件程序上還處在調試階段,由于程序比較大,FPGA內部的BRAM已經完全不夠用了,只能將運行的程序放到DDR DRAM中
        • 關鍵字: GUI  FPGA  Xilinx  

        為基于FPGA的嵌入式系統進行安全升級

        • 為基于FPGA的嵌入式系統進行安全升級-“系統正在更新,請勿關閉電源。”我們都看到過這個警告,它通常在電子器件要在閃存安裝代碼更新時出現。如果更新被中斷,閃存將無法正確更新,代碼將會損壞,而器件無法運行,即“磚頭化” (bricked)。這種大家熟悉的警告存在的原因,是因為使用閃存的大多數半導體器件在編程或擦除操作期間需要一直供電。顯然,防止器件“磚頭化”是非常重要的。但是,只發出警告就夠了嗎?有些嵌入式器件甚至都沒有用戶顯示器,因此無法產生警告。在設計中如何才能確保可靠且安全的遠程系統更新呢?
        • 關鍵字: fpga  嵌入式系統  

        FPGA全局時鐘和第二全局時鐘資源的使用方法

        • FPGA全局時鐘和第二全局時鐘資源的使用方法-目前,大型設計一般推薦使用同步時序電路。同步時序電路基于時鐘觸發沿設計,對時鐘的周期、占空比、延時和抖動提出了更高的要求。為了滿足同步時序設計的要求,一般在FPGA設計中采用全局時鐘資源驅動設計的主時鐘,以達到最低的時鐘抖動和延遲。
        • 關鍵字: 全局時鐘  FPGA  賽靈思  

        Verilog設計中的一些避免犯錯的小技巧

        • Verilog設計中的一些避免犯錯的小技巧-這是一個在設計中常犯的錯誤列表,這些錯誤常使得你的設計不可靠或速度較慢,為了提高你的設計性能和提高速度的可靠性你必須確定你的設計通過所有的這些檢查。
        • 關鍵字: FPGA  Verilog  

        基于verilog的FPGA編程經驗總結

        • 基于verilog的FPGA編程經驗總結-用了半個多月的ISE,幾乎全是自學起來的,碰到了很多很多讓人DT好久的小問題,百度也百不到,后來還是都解決了,為了盡量方便以后的剛學ISE的童鞋不再因為一些小問題而糾結,把這幾天的經驗總結了一下。好了,廢話不多說,上料!
        • 關鍵字: verilog  FPGA  
        共7983條 70/533 |‹ « 68 69 70 71 72 73 74 75 76 77 » ›|
        關于我們 - 廣告服務 - 企業會員服務 - 網站地圖 - 聯系我們 - 征稿 - 友情鏈接 - 手機EEPW
        Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
        《電子產品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
        備案 京ICP備12027778號-2 北京市公安局備案:1101082052    京公網安備11010802012473
        主站蜘蛛池模板: 浑源县| 三台县| 峨眉山市| 桂平市| 隆尧县| 称多县| 崇州市| 兴义市| 北安市| 大港区| 湛江市| 馆陶县| 石城县| 宜良县| 余干县| 乐业县| 且末县| 保德县| 上饶市| 修武县| 中牟县| 登封市| 平湖市| 乌兰浩特市| 台州市| 灯塔市| 临西县| 科技| 克拉玛依市| 五河县| 河西区| 靖远县| 榆林市| 桂林市| 桓台县| 云南省| 湖口县| 喜德县| 阜平县| 长沙市| 宾川县|